ID de l'article: 000073971 Type de contenu: Information et documentation de produit Dernière révision: 10/10/2018

Comment réduire le nombre de messages de simulation fonctionnelle « informationnelle » produits par les modèles d’émetteur-récepteur Intel® Stratix® 10 ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lors de la simulation fonctionnelle de l’émetteur-récepteur Intel® Stratix® 10, un certain nombre de messages « informationnels » sont produits par le modèle.

Résolution

Pour réduire le nombre de messages « informationnels » produits par le modèle de simulation de l’émetteur-récepteur, ajoutez l’option suivante à la ligne de compilation/d’élaboration du simulateur pour l’IP de haut niveau de l’émetteur-récepteur
Exemple:

« définir DISABLE_PARAM_INFO »

Produits associés

Cet article concerne 4 produits

FPGA Intel® Stratix® 10 GX
FPGA Intel® Stratix® 10 MX
FPGA SoC Intel® Stratix® 10 GX
FPGA Intel® Stratix® 10 TX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.