En raison d’un problème dans le SDK Intel® FPGA pour OpenCL version 19.2, cette erreur peut être constatée lors de la compilation d’un noyau OpenCL ciblant une mémoire mondiale hétérogène à l’aide de périphériques Stratix 10® MX.
Ce problème est résolu à partir de la Intel® FPGA SDK pour le logiciel OpenCL version 19.3.