Pourquoi les horloges de sortie IOPLL ne fonctionnent-ils pas comme prévu lors de la reconfiguration du mode avancé suivant le tableau 18 du guide de l’utilisateur de l’horloge et de la PLL Intel Agilex® 7 FPGA ?

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.