ID de l'article: 000073861 Type de contenu: Installation et configuration Dernière révision: 18/09/2019

Pourquoi les FPGA SDK pour OpenCL version 19.2 affichent-ils des défaillances en matière de pr(reconfiguration partielle) lors de la programmation d’un noyau OpenCL utilisant Stratix®10 périphériques depuis certains systèmes hôtes ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Intel® FPGA SDK pour OpenCL™ Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le SDK Intel® FPGA pour OpenCL version 19.2, vous pouvez constater des pannes de service presse lors de la programmation d’un noyau OpenCL utilisant Stratix®10 périphériques de certains systèmes hôtes en raison d’un problème DMA hors commande .

    Résolution

    Pour contourner ce problème, replacez le mode PR PIO

    1) Ouvrez le fichier situé à linux64/driver/hw_pcie_constants.h

    2) remplacez la ligne qui spécifie le ACL_PR_DMA_VERSIONID aux éléments suivants :

    #define ACL_PR_DMA_VERSIONID 0xA0C7C1E6

    3) Ensuite, réactivez la désinstallation et l’aocl de l’aocl pour que le nouveau pilote soit construit et déployé.

     

    Ce problème devrait être résolu dans une version ultérieure du Intel® FPGA SDK pour le logiciel OpenCL.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.