ID de l'article: 000073774 Type de contenu: Information et documentation de produit Dernière révision: 17/12/2015

Comment la valeur de diviseur fractionnel PLL est-elle calculée par le logiciel Quartus II lors de l’utilisation de la mégafunction PLL Altera ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le document ci-joint décrit comment le logiciel Quartus® II calcule le paramètre Divison fractionnel PLL, lors de l’utilisation de la mégafunction PLL Altera® en mode fractionnel, et comment vous pouvez entrer cette valeur dans la Altera mégafunction PLL.

Articles apparentés

Produits associés

Cet article concerne 14 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.