ID de l'article: 000073773 Type de contenu: Dépannage Dernière révision: 22/10/2013

Pourquoi le signal avl_ready reste-t-il faible lors de l’utilisation du contrôleur mémoire dure avec des largeurs de port avant multiport de 128 bits ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif En raison d’un problème dans le contrôleur mémoire dure du Quartus® version 12.1sp1 du logiciel II, le avl_ready signal reste faible s’il utilise des ports de largeur de 128 bits. L’étalonnage peut passer correctement, mais le contrôleur n’affirme pas le avl_ready signal.
    Résolution

    Pour contourner ce problème, il est recommandé d’utiliser des largeurs de port de 64 ou moins.

    Ce problème a été résolu dans la version 13.0sp1 du logiciel Quartus II.

    Produits associés

    Cet article concerne 1 produits

    FPGA Cyclone® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.