Problème critique
La version bêta Qsys Pro du logiciel Quartus® Prime Pro Edition la fonctionnalité ne prend pas en charge la génération de VHDL pour la synthèse et la simulation.
Générer vos fichiers de synthèse et de simulation dans Verilog.
1
Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.