La spécification minimale de synchronisation de la largeur du pouls du signal clair asynchrone pour Cyclone® bloc mémoire III M9K (TM9KCLR) sur les échelons de vitesse est les suivantes :
C6 = 371ps
C7 = 379ps
C8 = 378ps
1
Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.