Il est possible que vous voyiez ces erreurs lorsque la conception utilise à la fois les canaux d’émetteur-récepteur GXB en mode de base (PMA-direct) ou déterministes et les canaux LVDS en mode soft-CDR.
Les erreurs sont liées au conflit de ressources entre les canaux d’émetteur-récepteur GXB et les canaux LVDS du réseau d’horloge PCLK.
Les solutions suivantes peuvent être utiles :
1. Éteignez l’horloge d’interface de l’émetteur-récepteur Global Signal assignment dans l’éditeur de affectation. Cela forcera l’horloge de l’émetteur-récepteur à utiliser d’autres ressources d’horloge. Les horloges avec un grand ventilateur peuvent avoir des difficultés à respecter le timing. Vous pouvez essayer de faire cette affectation sur les horloges avec un petit ventilateur pour éviter de tels problèmes de synchronisation.
2. Modifiez l’emplacement des canaux de l’émetteur-récepteur affectés ou des canaux LVDS.
S’il ne résout pas le problème, vous pouvez soumettre une demande de service à http://mySupport.altera.com