ID de l'article: 000073683 Type de contenu: Dépannage Dernière révision: 11/11/2011

Fonction MegaCore Interlaken 10,3125 Gbit/s avec les émetteurs-récepteurs fonctionne à un débit de voie incorrect

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Interlaken
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Les variantes de fonction MegaCore Interlaken 10,3125 Gbit/s avec émetteurs-récepteurs nécessitant une fréquence différente ref_clk qu’ils n’ont été conçus à l’origine. Si vous utilisez Interlaken Variation de 12 voies, 10 Gbit/s selon les générations, le taux de voie est de 10,2 Gbit/s plutôt que 10,3125 Gbit/s, en simulation et lorsqu’il est programmé sur le Appareil.

    Par conséquent, en plus de l’exécution de ref_clk l’entrée horloge à 322,265625 MHz comme spécifié dans le Guide de l’utilisateur de la fonction Interlaken MegaCore, vous devez également effectuer quelques modifications manuelles de plusieurs fichiers RTL.

    Résolution

    Après avoir généré votre variation Interlaken et avant vous simuler votre conception, suivez ces étapes pour modifier vos fichiers RTL pour résoudre le problème sous-jacent :

    1. Modifiez le fichier alt_ntrlkn_gxb_10g.v avec les valeurs correctes pour correspondre à la fréquence 322.265625-MHz ref_clk en suivant ces étapes :
    2. Pour définir le débit de données efficace, remplacez chaque instance de 10200 10312.5 avec .

      Pour définir la période d’entrée correcte, remplacez chaque instance 3137 par 3103 .

      Pour définir la fréquence d’horloge d’entrée correcte, remplacez chaque instance de 318.75 322.265625 avec .

    3. Modifiez les submodules/<variation> fichier.sdc avec les fréquences d’horloge correctes en suivant ces étapes :
    4. Définissez tx_mac_c_clk la fréquence à 257,81 MHz.

      Définissez la rx_mac_c_clk fréquence à 257,81 MHz.

    Si vous utilisez l’exemple de conception Qsys fourni avec le Installation IP Interlaken, procédez comme suit :

    1. Dans le fichier alt_interlaken_12lane_10g.sdc dans le répertoire de projets, définissez les fréquences d’horloge suivantes :
    2. Définissez la fréquence d’horloge du client du canal exemple à 257.81 Mhz

      Définissez la tx_mac_c_clk fréquence à 257,81 MHz

      Définissez la rx_mac_c_clk fréquence à 257,81 MHz

      Définissez la ref_clk fréquence sur 322,265625 MHz

    3. Dans le fichier testbench/alt_interlaken_12lane_10g_tb.sv, mettre à jour la ref_clk fréquence en remplaçant par #1568 #1551.5 .

    Ce problème est résolu dans la version 11.0 du MegaCore Interlaken Fonction.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.