ID de l'article: 000073678 Type de contenu: Installation et configuration Dernière révision: 03/12/2014

Pourquoi le fichier c5gt_pro_goldentop.v du kit d’installation Cyclone® V GT inclut-il des connexions au sol pour le contrôleur mémoire dure ?

Environnement

    Édition d'abonnement Intel® Quartus® II
    FPGA Intel® IP UniPHY avec contrôleur DDR3 SDRAM
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il est possible que vous constatiez une divergence entre les deux fichiers suivants dans le kit d’installation Cyclone® V GT :

- c5gt_pro_goldentop.v
- c5gt_ddr3.v

Dans le fichier c5gt_pro_goldentop.v, vous verrez un ddr3a_hmc_gnd de bus 17 bits pour les broches au sol requises dans le contrôleur mémoire dure.

Le fichier c5gt_ddr3.v n’inclut pas ce bus. Ces broches au sol sont automatiquement ajoutées au fichier des broches lors de la compilation par le logiciel Quartus® II et ne sont pas nécessaires dans le RTL.

 

 

Résolution

Le bus de sortie ddr3a_hmc_gnd peut être retiré en toute sécurité du fichier c5gt_pro_goldentop.v.

Produits associés

Cet article concerne 1 produits

FPGA Cyclone® V GT

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.