Informations d’aide sur le traitement des erreurs de mémoire avec les modèles de 1re génération, de 2e génération ou « H » des processeurs Intel® Xeon® scalable de 3e génération
Un taux plus élevé d’erreurs de DRAM correctables et non correctables peut être constaté avec les modèles de 1re génération, de 2e génération ou H des processeurs Intel® Xeon® Scalable de 3e génération (anciennement Skylake, Cascade Lake et Cooper Lake) par rapport aux générations précédentes.
Dans le cadre de la mise à jour de la plateforme Intel (IPU) 2020.2 et des générations plus récentes, Intel a publié des améliorations au microcode (MCU) et au BIOS aux fabricants de systèmes qui améliorent la gestion des pannes de mémoire en permettant des fonctionnalités RAS supplémentaires (fiabilité, disponibilité, serviceabilité) des processeurs Intel® Xeon® Scalable affectés. Mettez à jour vos systèmes avec la dernière version du BIOS disponible, y compris IPU 2020.2 (ou plus récente), puis assurez-vous que les fonctionnalités RAS de la mémoire améliorées sont activées dans l’écran de configuration du BIOS.
Contactez le fabricant de votre système serveur ou de votre carte mère pour vérifier la disponibilité d’un BIOS incluant l’IPU 2020.2 (ou plus nouveau).
Si vous avez un Intel® Server System ou un Intel® Server Board, suivez ces étapes pour obtenir la dernière mise à jour du BIOS et du microprogramme :
- Allez sur le site Web d’assistance de votre produit serveur Intel® spécifique à partir de serveurs à nœud unique,serveurs multi nœudsou cartes mères pour serveurs.
- Sélectionnez Pilote et Logiciel.
- Définissez le filtre sur OS Independent (Indépendant du se).
- Téléchargez la mise à jour du BIOS et du microprogramme sous un des deux formats : package pour UEFI ou Intel® One Boot Flash Update.
.
Les processeurs Intel® Xeon® scalable affectés ont implémenté des modifications dans la correction des données sur un périphérique (SDDC). La SDDC est une fonctionnalité fondamentale d’Intel RAS (fiabilité, disponibilité, qualité de service) disponible sur toutes les plateformes. Du fait de ces modifications architecturales et des erreurs de mémoire DIMM de la mémoire, les erreurs seront rectifiées entre ces processeurs et la génération précédente de processeurs.