Mise à jour de la surveillance des performances et de la mémoire Intel® Transactional Synchronization Extensions (Intel® TSX) pour les processeurs Intel®

Documentation

Information et documentation de produit

000059422

23/06/2023

La mise à jour de la plateforme Intel (IPU) 2021.2 et les versions ultérieures comprennent une mise à jour du microcode qui aura un impact sur le comportement de l’unité de Intel® Transactional Synchronization Extensions (Intel® TSX) et de la surveillance des performances (PMU) sur les processeurs suivants :

Tableau 1 : processeurs affectés par les modifications apportées à l’IPU 2021.1 aux Intel TSX et aux PMU

Modèle de famille Marcher Familles de processeurs / série de numéros de processeur
06_4EH, 06_5EH Tous Famille de processeurs Intel® Core™ et de processeurs Intel® Xeon® E3-1500m v5 de 6e génération et famille de produits E3-1200 v5 basés sur la microarchitecture Skylake
06_8EH <=0xB Processeurs Intel® Core™ de 7e/8e génération et processeurs Intel® Pentium® basés sur la microarchitecture Kaby Lake/Coffee Lake/Whiskey Lake
06_9EH <=0xC Processeurs Intel® Core™ de 8e/9e génération et processeurs Intel® Pentium® basés sur Coffee Lake microarchitecture

Intel® TSX est une technologie permettant la mémoire transactionnelle matérielle. L’UMP mesure les événements de performance à l’aide de compteurs de performances. Pour plus de détails sur Intel® TSX, reportez-vous à la section Ressources Web sur Intel® Transactional Synchronization Extensions. Pour plus de détails sur l’UMP, reportez-vous à la section Surveillance des performances dans le Manuel du développeur de logiciels (Intel® SDM) Volume 3 d’Intel® .

Lorsque la mise à jour du microcode IPU 2021.1 et une mise à jour ultérieure est appliquée, les modifications suivantes se produisent sur les processeurs concernés :

  • Intel® TSX sera désactivée par défaut.
  • Par défaut, le processeur forcera la réslation de toutes les transactions de la mémoire transactionnelle restreinte (RTM).
  • Un nouveau bit CPUID CPUID.07H.0H.EDX[11](RTM_ALWAYS_ABORT) sera énuméré, qui est réglé pour indiquer au logiciel mis à jour que le microcode chargé force la téristation du RTM. Les informations concernant l’instruction CPUID se trouve dans la section Identification et détermination des caractéristiques du processeur dans le Intel® SDM.
  • Sur les processeurs qui énumérent la prise en charge de RTM, les bits d’énumération CPUID pour Intel TSX (CPUID.07H.0H.EBX[11] et CPUID.07H.0H.EBX[4]) restent définis par défaut après la mise à jour du microcode.
  • Les charges de travail qui ont bénéficié de Intel® TSX peuvent connaître un changement en matière de performances.
  • Les logiciels système peuvent utiliser la nouvelle fonctionnalité du registre MSR (Model-Specific Register) 0x10F TSX_FORCE_ABORT[TSX_CPUID_CLEAR] pour effacer les bits HLE (Hardware Lock Elision) et RTM indiquant au logiciel que Intel® TSX est désactivé.

De plus, Intel TSX seront désactivés par défaut dans deux processeurs supplémentaires avec IPU 2021.2.

Tableau 2 : Processeurs affectés par les modifications apportées à l’IPU 2021.2 à Intel TSX

Modèle de famille Marcher Familles de processeurs / série de numéros de processeur
06_8EH 0xC Processeurs Intel® Core™ de 8e/10e génération, processeurs Intel® Pentium™ et processeurs Intel® Celeron® basés sur des microarchitectures Whiskey Lake, Comet Lake et Amber Lake
06_9EH 0xD Processeurs Intel® Core™ de 9e génération et processeurs Intel® Xeon® E basés sur Coffee Lake microarchitecture H

Lorsque le microcode IPU 2021.2 est chargé, les mêmes modifications qui ont été appliquées aux processeurs du Tableau 1 s’appliquent également aux processeurs répertoriés dans le Tableau 2, avec deux différences :

  • Le PMU de ces processeurs n’est pas affecté par la mise à jour du microcode.
  • Sur ces processeurs, les logiciels système peuvent utiliser un peu dans les 0x122 MSR (Model-Specific Register), TSX_CTRL[TSX_CPUID_CLEAR] pour effacer les bits HLE (Hardware Lock Elision) et RTM CPUID pour indiquer au logiciel qui Intel TSX est désactivé.

L’impact sur la surveillance des performances du problème de commande de la mémoire d’extension de la synchronisation transactionnelle Intel® (PDF) fournit des détails sur les changements de comportement Intel TSX et PMU dus au microcode mis à jour dans les versions IPU 2021.1 et ultérieures et est un guide pour les développeurs de pilotes PMU et les développeurs d’outils de performance. Intel ne s’attend pas à ce que cette mise à jour du microcode affecte les utilisateurs qui n’utilisent pas le PMU, ou qui utilisent uniquement des pilotes et des outils PMU mis à jour. Il est possible que certains utilisateurs avancés de surveillance des performances (Perfmon) doivent modifier leurs scripts de collecte et leurs méthodologies. La mise à jour de la synchronisation transactionnelle Intel® (Intel® TSX) du document technique du processeur sélectionné (PDF) fournit des détails sur les Intel TSX changements de comportement dus au microcode mis à jour dans l’IPU 2021.2. Ces documents techniques doivent également être examinés par les développeurs qui utilisent la Intel® Software Guard Extensions (Intel® SGX).

Remarque : les fichiers PDF nécessitent Adobe Acrobat Reader*