Passer au Contenu principal
Base de connaissances pour l'assistance

Intel® Transactional Synchronization Extensions (Intel® TSX) Mise à jour de la surveillance de la mémoire et des performances des processeurs Intel®

Type de contenu: Information et documentation de produit   |   ID de l'article: 000059422   |   Dernière révision: 16/10/2024

La mise à jour de la plateforme Intel® (IPU) 2021.2 et les versions ultérieures incluent une mise à jour du microcode qui aura un impact sur le comportement du Intel® Transactional Synchronization Extensions (Intel® TSX) et de l’unité de surveillance des performances (PMU) sur les processeurs suivants :

Tableau 1 : Processeurs affectés par les modifications apportées à l’IPU en 2021.1 au Intel TSX et au PMU

Modèle familial Marcher Familles de processeurs/numéros de processeurs
06_4EH, 06_5EH Tout Processeurs Intel® Core™ de 6e génération et famille de processeurs Intel® Xeon® E3-1500M v5 et famille de produits E3-1200 v5 basée sur la microarchitecture Skylake
06_8EH <=0xB Processeurs Intel® Core™ de 7e/8e génération et processeurs Intel® Pentium® basés sur la microarchitecture Kaby Lake/Coffee Lake/Whiskey Lake
06_9EH <=0xC Processeurs Intel® Core™ de 8e/9e génération et processeurs Intel® Pentium® basés sur une microarchitecture Coffee Lake

Intel® TSX est une technologie permettant d’activer la mémoire transactionnelle matérielle. Le PMU mesure les événements de performance à l’aide de compteurs de performance. Pour plus d’informations sur Intel® TSX, reportez-vous aux Ressources Web À propos de Intel® Transactional Synchronization Extensions. Pour plus de détails sur le PMU, reportez-vous à la section Surveillance des performances du manuel du développeur de logiciels Intel® (Intel® SDM) volume 3.

Lorsque la mise à jour du microcode IPU 2021.1 et ultérieure est appliquée, les modifications suivantes se produisent sur les processeurs concernés :

  • Intel® TSX sera désactivé par défaut.
  • Le processeur forcera l’abandon de toutes les transactions de mémoire transactionnelle restreinte (RTM) par défaut.
  • Un nouveau bit CPUID CPUID.07H.0H.EDX[11](RTM_ALWAYS_ABORT) sera énuméré, qui est configuré pour indiquer au logiciel mis à jour que le microcode chargé force l’abandon de RTM. Les informations relatives à l’instruction CPUID se trouvent dans la section Identification du processeur et détermination des caractéristiques du Intel® SDM.
  • Sur les processeurs qui énumèrent la prise en charge de RTM, les bits d’énumération CPUID pour Intel TSX (CPUID.07H.0H.EBX[11] et CPUID.07H.0H.EBX[4]) continuent d’être définis par défaut après la mise à jour du microcode.
  • Les charges de travail qui ont bénéficié de Intel® TSX peuvent connaître une modification des performances.
  • Les logiciels système peuvent utiliser la nouvelle fonctionnalité du registre MSR (Model-Specific Register) 0x10F TSX_FORCE_ABORT[TSX_CPUID_CLEAR] pour effacer les bits HLE (Hardware Lock Elision) et RTM afin d’indiquer au logiciel que Intel® TSX est désactivé.

De plus, Intel TSX sera désactivé par défaut dans deux CPUID supplémentaires avec IPU 2021.2.

Tableau 2 : Processeurs affectés par l’IPU 2021.2 Modifications apportées à la Intel TSX

Modèle familial Marcher Familles de processeurs/numéros de processeurs
06_8EH 0xC Processeurs Intel® Core™ de 8e/10e génération, processeurs Intel® Pentium™ et processeurs Intel Celeron® basés sur des microarchitectures Whiskey Lake®, Comet Lake et Amber Lake
06_9EH 0xD Processeurs Intel® Core™ de 9e génération et processeurs Intel® Xeon® E basés sur la microarchitecture Coffee Lake H

Lorsque le microcode IPU 2021.2 est chargé, les mêmes modifications qui ont été appliquées aux processeurs du Tableau 1 s’appliqueront également aux processeurs répertoriés dans le Tableau 2, à deux différences près :

  • Le PMU de ces processeurs n’est pas affecté par la mise à jour du microcode.
  • Sur ces processeurs, les logiciels système peuvent utiliser un bit dans le registre MSR (Model-Specific Register) 0x122, TSX_CTRL[TSX_CPUID_CLEAR], pour effacer les bits CPUID HLE (Hardware Lock Elision) et RTM afin d’indiquer au logiciel que Intel TSX est désactivé.

Le rapport Impact de la surveillance des performances du problème de commande de mémoire de l’extension de synchronisation transactionnelle Intel® (PDF) fournit des détails sur les changements de comportement des Intel TSX et PMU dus à la mise à jour du microcode dans IPU 2021.1 et versions ultérieures, et est un guide pour les développeurs de pilotes PMU et les développeurs d’outils de performance. Intel ne s’attend pas à ce que cette mise à jour du microcode affecte les utilisateurs qui n’utilisent pas le PMU ou qui utilisent uniquement les pilotes et outils PMU mis à jour. Certains utilisateurs avancés de la surveillance des performances (Perfmon) devront peut-être modifier leurs scripts et méthodologies de collecte. Le document technique sur la désactivation de l’extension de® synchronisation transactionnelle Intel (Intel® TSX) pour le processeur sélectionné (PDF) fournit des détails sur les changements de comportement des Intel TSX dus à la mise à jour du microcode dans IPU 2021.2. Ces documents techniques doivent également être examinés par les développeurs qui utilisent Intel® Software Guard Extensions (Intel® SGX).

Remarque : les fichiers PDF nécessitent Adobe Acrobat Reader*

Avis de non-responsabilité

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.