mise à jour de la mémoire Intel® Transactional Synchronization Extensions (Intel® TSX) et de la surveillance des performances des processeurs Intel®

Documentation

Information et documentation de produit

000059422

12/06/2021

La mise à jour de la plateforme Intel (IPU) 2021.1 et les versions ultérieures comprennent une mise à jour de microcode qui aura un impact sur le comportement de l’unité de surveillance des performances (Intel® TSX) et du Intel® Transactional Synchronization Extensions sur les processeurs suivants :

Modèle de familleMarcherFamilles de processeurs / série de numéro de processeur
06_55H<=5Famille de processeurs Intel® Xeon® scalable de 1e génération et famille Intel® Xeon® D basée sur la microarchitecture Skylake
06_4EH, 06_5EHTousFamille de processeurs Intel® Core™ et processeurs Intel® Xeon® de 6e génération E3-1500m v5 et famille de produits E3-1200 v5 basée sur la microarchitecture Skylake
06_8EH<=0xBProcesseurs Intel® Core™ et processeurs Intel® Pentium® de 7e/8e génération basés sur Kaby Lake/Coffee Lake/Whiskey Lake microarchitecture
06_9EH<=0xCProcesseurs Intel® Core™ et processeurs Intel® Pentium® de 8e/9e génération basés sur Coffee Lake microarchitecture

Intel TSX est une technologie permettant d’activer la mémoire transactionnelle matérielle. Le PMU mesure les événements de performance à l’aide de compteurs de performances. Pour plus de détails sur les Intel TSX, reportez-vous aux Ressources Web à propos de Intel® Transactional Synchronization Extensions . Pour plus de détails sur le PMU, reportez-vous à la section Surveillance des performances dans le volume 3 du manuel des développeurs de logiciels Intel (Intel® SDM).

Lorsque la mise à jour du microcode IPU 2021.1 est appliquée, les modifications suivantes seront apportées aux processeurs concernés :

  • Intel TSX seront désactivés par défaut.
  • Le processeur forcera l’annulation de toutes les transactions de mémoire transactionnelle à accès restreint (RTM) par défaut.
  • Un nouveau processeur CPUID bit CPUID.07H.0H.EDX[11](RTM_ALWAYS_ABORT) sera indiqué, ce qui indique aux logiciels mis à jour que le microcode chargé force la mise à jour de la technologie RTM. Les informations sur l’instruction CPUID se trouve dans la section Identification et détermination des fonctionnalités du processeur dans la section Intel SDM.
  • Sur les processeurs qui indiquent la prise en charge de RTM, les bits d’authentification CPUID pour Intel TSX (CPUID.07H.0H.EBX[11] et CPUID.07H.0H.EBX[4]) restent réglés par défaut après la mise à jour du microcode.
  • Les charges de travail qui ont Intel TSX peuvent connaître un changement de performances.
  • Le logiciel système peut utiliser un nouveau bit dans la fonctionnalité MSR (Model-Specific Register) 0x10F TSX_FORCE_ABORT[TSX_CPUID_CLEAR] pour effacer les bits HLE (Hardware Lock Elision) et RTM pour indiquer aux logiciels que Intel TSX est désactivé.

Le livre blanc (PDF) sur l’impact de la surveillance des performances du problème de commande de la mémoire Intel® Transactional Synchronization Extensions fournit des détails sur les changements de comportement de l’Intel TSX et de la PMU dus au microcode mis à jour dans IPU 2021.1 et est un guide pour les développeurs de pilotes PMU et les développeurs d’outils de performance. Intel ne prévoit pas que cette mise à jour du microcode concerne les utilisateurs qui n’utilisent pas le PMU ou qui n’utilisent que des pilotes et des outils PMU mis à jour. Il est possible que certains utilisateurs avancés de la surveillance des performances (Perfmon) doivent modifier leurs scripts de collecte et leurs méthodologies.

Remarque : Les fichiers PDF nécessitent Adobe Acrobat Reader*