Signal Integrity and Power Integrity – Centre d’assistance
Le centre d’assistance signal integrity and Power Integrity fournit des informations sur la façon de garantir l’intégrité du signal et l’intégrité de l’alimentation dans vos conceptions haut débit.
Obtenez des ressources d’assistance pour Intel Stratix® 10, Intel Arria® 10 et Intel Cyclone® 10 périphériques dans les pages ci-dessous. Pour les autres périphériques, recherchez à partir des liens suivants : index de la documentation FPGA, cours de formation, vidéos, exemples de conception et base de connaissances.
Directives et documentation
Conception de la carte mère – Directives générales
- Base de données de connaissances Intel® (KDB) pour tous les FPGAs
- Conseiller en conception de carte à haut débit
- Centre de ressources pour la conception de cartes
- Livre blanc sur les consignes de débit de périphérie des signaux d’entrée
- Liste de contrôle du réseau de distribution d’énergie (PDN)
- AN 574 : méthodologie de conception du réseau de distribution d’alimentation (PDN) des cartes de circuits imprimés
- AN 613 : considérations de conception de la pile de carte de circuits imprimés pour Intel® FPGAs
Conception de la carte – Consignes d’interface de la mémoire externe
Conception de la carte – Directives sur les émetteurs-récepteurs
- ® Directives de conception de l’intégrité des signaux d’interface série à haut débit de la famille de périphériques Intel Agilex 7
- AN 528 : sélection du matériau Dielectalis de la carte de circuits imprimés et effet de tissage de fibre sur le routage des canaux à haut débit
- AN 529 : Par le biais de techniques d’optimisation pour les conceptions de canaux haut débit
- AN 530 : optimiser l’abandon de la impedance causé par les supports de surface pour la conception des canaux à haut débit
- AN 596 : considérations de modélisation et de conception pour les connecteurs 10 Gbit/s
- AN 651 : routage des circuits imprimés pour les canaux série haute densité au-delà de 10 Gbit/s
- AN 672 : Directives de conception des liaisons d’émetteur-récepteur pour la transmission de données à haut débit Gbit/s
- AN 678 : réglage des liaisons haut débit à l’aide du circuit de conditionnement de signaux dans Stratix® émetteurs-récepteurs V
- AN 684 : lignes directrices de conception pour 100 Gbit/s - Interface SSD2
- AN 689 : conception des canaux haut débit à l’aide du protocole SFF-8431
- AN 766 : Stratix 10 périphériques, directives de conception de la disposition de l’interface de signal à haut débit
- Modélisation de la brute de surface en cuivre pour les conceptions de canaux multi-Gigabit
Vidéos de formation
Titre |
Type |
Description |
---|---|---|
Online |
Découvrez la nécessité d’une simulation et d’une analyse précises de l’intégrité des signaux lors de la conception d’BPC haut débit à l’aide de Intel FPGA émetteurs-récepteurs. |
Vidéos supplémentaires
Titre |
Description |
---|---|
Utilisez le modèle IBIS-AMI pour estimer l’intégrité du signal de Intel Arria 10 émetteur-récepteur |
Découvrez comment réaliser une simulation d’intégrité des signaux avec un modèle Intel Arria 10 émetteur-récepteur IBIS-AMI dans l’Advanced Link Analyzer. De plus, cette vidéo couvre la création de rapports de schémas de l’œil. |
Débogage
Solution de base de connaissances
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.