Centre d’assistance IP PCI Express*
Le centre d’assistance PCI Express* (PCIe*) fournit des conseils sur la façon de sélectionner la conception. Vous trouverez des ressources organisées par catégories qui s’alignent sur un flux de conception de système PCIe du début à la fin.
Le centre d’assistance IP PCI Express (PCIe*) fournit des informations sur la sélection, la conception et la mise en œuvre des liaisons PCIe. Il existe également des directives sur la façon de faire apparaître votre système et de déboguer les liens PCIe. Cette page est organisée en catégories qui s’alignent sur le flux de conception d’un système PCIe du début à la fin.
Accédez aux pages ci-dessous pour obtenir des ressources d’assistance pour les périphériques Intel Agilex® 7, Intel® Stratix® 10, Intel® Arria® 10 et Intel® Cyclone® 10. Pour les autres appareils, recherchez à partir des liens suivants : documentation FPGA, cours de formation, vidéos, exemples de conception, base de connaissances.
1. Sélection de l’appareil
Famille d’appareils Intel® FPGA
Reportez-vous aux tableaux de la page Intel® FPGA IP pour PCIe* pour la prise en charge des périphériques pour le nombre de blocs IP PCI Express renforcés et la prise en charge des configurations et fonctionnalités de périphériques pour comprendre la prise en charge PCIe pour Intel FPGAs.
Vous pouvez comparer les périphériques dans les tableaux et sélectionner le périphérique adapté à l’implémentation de votre système PCIe.
2. Guides de l’utilisateur et conceptions de référence
Les solutions IP PCIe englobent la pile de protocoles renforcée PCIe d’Intel à la pointe de la technologie qui comprend les couches de transaction et de liaison de données ; et la couche physique renforcée, qui comprend à la fois la fixation du support physique (PMA) et la sous-couche de codage physique (PCS). L’IP PCIe d’Intel comprend également des blocs optionnels, tels que des moteurs d’accès direct à la mémoire (DMA) et la virtualisation des E/S racine unique (SR-IOV). Pour plus d’informations, reportez-vous aux guides de l’utilisateur suivants :
Guides de l’utilisateur IP
Périphériques Intel Agilex® 7
Guides de l’utilisateur de F-Tile IP
- Manuel d’utilisation de Intel® FPGA F-Tile Avalon® Streaming IP pour PCI Express
- AXI Streaming Intel® FPGA IP pour PCI Express*
Guides de l’utilisateur IP R-Tile
- Manuel d’utilisation de Intel® FPGA R-Tile Avalon® Streaming IP pour PCI Express
- AXI Streaming Intel® FPGA IP pour PCI Express*
Guides de l’utilisateur de l’IP P-Tile
- Manuel d’utilisation de Intel® FPGA P-Tile Avalon Streaming IP pour PCI Express
- Guide de l’utilisateur Intel® FPGA IP Avalon P-Tile Memory Mapped (Avalon-MM) pour PCI Express
- Manuel d’utilisation de l’IP DMA multicanal pour PCI Express
- AXI Streaming Intel® FPGA IP pour PCI Express*
Intel Stratix 10 périphériques
Guides de l’utilisateur P-Tile
- Manuel d’utilisation de l’IP matérielle Avalon-ST Intel® FPGA P-Tile pour PCI Express
- Guide de l’utilisateur de l’IP Avalon mappée en mémoire Intel® FPGA P-Tile pour PCI Express
- Manuel d’utilisation de l’IP DMA multicanal pour PCI Express
Guides de l’utilisateur H-Tile/L-Tile
- Manuel d’utilisation de l’IP DMA multicanal pour PCI Express
- Guide d’utilisation de la Avalon Memory Mapped (Avalon-MM) Intel Stratix 10 Hard IP+ pour les solutions PCI Express
- Intel® Stratix® 10 H-Tile/L-Tile Avalon Hard IP mapped (AvalonMM) Guide de l’utilisateur de l’IP matérielle pour PCI Express
- Guide de l’utilisateur de l’interface Intel® Stratix® 10 Avalon Streaming (Avalon-ST) et de la virtualisation d’E/S racine unique (SR-IOV) pour les solutions PCI Express
- Guide de l’utilisateur de la configuration Intel® Stratix® 10 pour la mise en œuvre du protocole (CvP)
Intel Arria périphériques 10 et Intel Cyclone 10
- Guide de l’utilisateur de l’interface Intel® Arria® 10 et Intel Cyclone 10 GX 10 GX Avalon Memory Mapped (Avalon-MM) pour PCI Express
- Guide de l’utilisateur de l’interface DMA à mémoire Avalon Intel® Arria® 10 ou Intel Cyclone 10 GX (Avalon MM) pour les solutions PCI Express
- Guide de l’utilisateur de l’interface Avalon-ST Intel® Arria® 10 et Intel Cyclone 10 GX pour PCI Express
- Guide de l’utilisateur de l’interface Intel® Arria® 10 Avalon Streaming (Avalon-ST) avec les solutions PCIe SR-IOV
- Guide de l’utilisateur de Intel® Quartus® Prime Pro Edition Reconfiguration partielle
- Guide de l’utilisateur de l’initialisation et de la reconfiguration partielle sur PCI Express Intel® Arria® 10 CvP
Guides de l’utilisateur des exemples de conception
Périphériques Intel Agilex® 7
Guides de l’utilisateur de l’exemple de conception F-Tile
Guides de l’utilisateur de l’exemple de conception R-Tile
Guides de l’utilisateur de l’exemple de conception P-Tile
- Manuel d’utilisation de l’exemple de conception Avalon Intel® FPGA P-Tile (Avalon-ST) IP pour PCI Express
- Exemple de conception Intel® FPGA IP P-Tile Avalon Memory Mapped (Avalon-MM) pour PCI Express
- Manuel d’utilisation de l’exemple de conception de l’IP DMA multicanal pour PCI Express
Intel Stratix 10 périphériques
Guides de l’utilisateur de l’exemple de conception P-Tile
- Manuel d’utilisation de l’exemple de conception Avalon Intel® FPGA P-Tile (Avalon-ST) IP pour PCI Express
- Exemple de conception Intel® FPGA IP P-Tile Avalon Memory Mapped (Avalon-MM) pour PCI Express
- Manuel d’utilisation de l’exemple de conception de l’IP DMA multicanal pour PCI Express
Guides de l’utilisateur de l’exemple de conception L/H-Tile
- Manuel d’utilisation de l’exemple de conception de l’IP DMA multicanal pour PCI Express
- Intel® Stratix® 10 Avalon Streaming (Avalon-ST) IP for PCIe Design Example Guide de l’utilisateur
- Guide de l’utilisateur de l’exemple de conception de l’IP matérielle Intel® Stratix® 10 Avalon MM pour PCIe
Intel Arria périphériques 10 et Intel Cyclone 10
- Guide de l’utilisateur des exemples de conception de l’IP matérielle Avalon-ST Intel® Arria® 10 et Intel Cyclone 10 pour PCIe
- Guide de l’utilisateur des exemples de conception Intel® Arria® 10 et Intel Cyclone 10 Avalon-MM pour PCIe
Notes de version IP
Périphériques Intel Agilex® 7
- Notes de mise à jour de l’IP P-Tile pour le cœur IP PCI Express
- Notes de mise à jour de l’IP DMA multicanal pour PCI Express
Intel Stratix 10 périphériques
- Notes de mise à jour de l’IP matérielle L/H-Tile du noyau IP PCI Express
- Notes de mise à jour de l’IP P-Tile pour le cœur IP PCI Express
- Notes de mise à jour de l’IP DMA multicanal pour PCI Express
Intel Arria périphériques 10 et Intel Cyclone 10
Interface PHY pour PCI Express (PIPE) utilisant le cœur IP de l’émetteur-récepteur Intel natif PHY
Vous pouvez également implémenter uniquement la couche physique de PCIe à l’aide du cœur IP de l’émetteur-récepteur natif PHY et l’assembler avec les couches de protocole restantes implémentées comme logique logicielle dans la structure FPGA. Cette logique logicielle peut être votre propre conception ou une IP tierce.
Pour en savoir plus sur le cœur IP de l’émetteur-récepteur natif PHY, consultez le chapitre PIPE des guides de l’utilisateur suivants :
Intel Stratix 10 périphériques
Intel Arria 10 périphériques
Intel Cyclone 10 périphériques
Conceptions de référence
Intel Stratix 10 périphériques
- DMA Gen3x16 Avalon-MM avec conception de référence de mémoire interne (AN 881)
- Conception de référence DMA Gen3x16 Avalon-MM avec mémoire externe (DDR4) (AN 881)
- DMA Avalon-MM Gen3x16 avec conception de référence HBM2 (AN 881)
- Gen3x16 Utilisation du BFM Avery pour la simulation (AN 811)
- Gen3x8 Avalon-MM DMA avec mémoire interne (Wiki)
- DMA Gen3x8 Avalon -MM avec mémoire DDR3/DDR4 externe (AN 829)
- DMA Gen3x8 Avalon-MM pour la version Quartus® héritée (AN 690)
- Reconfiguration partielle Gen3x8 sur la conception de référence PCI Express (AN 819)
Intel Arria 10 périphériques
- DMA Gen3x8 Avalon-MM avec mémoire DDR3 externe (AN 708)
- Conception de référence DMA Gen3x8 Avalon-MM avec mémoire interne (AN 690)
- Comment exécuter la partie 1 de la conception DMA Avalon-MM (vidéo)
- Comment exécuter Avalon-MM DMA Design Part2 (vidéo)
- Reconfiguration partielle du matériel SoC
- Tutoriel de reconfiguration partielle de la mise à jour statique - Périphérique Intel Arria 10 GX uniquement (AN 817)
- Reconfiguration partielle hiérarchique sur PCIe (AN 813)
- Tutoriel sur la reconfiguration partielle hiérarchique - Périphérique Intel Arria 10 GX uniquement (AN 806)
- Reconfiguration partielle d’une conception - Intel Arria 10 GX uniquement (AN 797)
- Reconfiguration partielle sur PCIe (AN 784)
- Jusqu’au port racine PCIe Gen2x8 avec MSI
Intel Cyclone 10 périphériques
Anciens appareils Intel
Kits de développement
Kit de développement FPGA Stratix® V GX
Kit de développement FPGA Arria® V GT
Coffret de lancement Arria V GX
Kit de développement FPGA Cyclone® V GT
- PCIe AVMM avec DMA et interface mémoire sur puce
- Gen2x4 AVMM DMA - Cyclone V
- PCIe AVMM avec DMA et interface mémoire sur puce (pilote Linux)
- Gen2x4 AVMM DMA - Arria V
- Gen2x4 AVMM DMA - Cyclone V
Conceptions de référence PCIe avec interface mémoire sur puce
Kit de développement FPGA Stratix V GX
Kit de développement FPGA Arria V GT
Kit de développement FPGA Cyclone V GT
Kit de développement FPGA Stratix IV GX
Kit de développement FPGA Cyclone IV GX
Kit de développement FPGA Arria II GX
Autres éléments et outils PCIe collatéraux
Kit de développement FPGA Stratix V GX
Autres ressources
3. Intégration IP
Reportez-vous à la section Getting Started et à la section Physical Layout of Hard IP du guide de l’utilisateur du cœur IP de votre choix. Vous pouvez également consulter les documents suivants pour plus de détails :
Intel Stratix 10 périphériques
- Comment mettre en œuvre PCI Express (PIPE) dans Intel Stratix section Émetteurs-récepteurs FPGA 10 du guide de l’utilisateur de l’émetteur-récepteur Intel Stratix tuile L et H PHY
- AN 778 : Note d’application sur l’utilisation de l’émetteur-récepteur Intel Stratix 10
Intel Arria 10 périphériques
Intel Cyclone 10 périphériques
Vidéos supplémentaires
Titre |
Description |
---|---|
Intel Arria 10 Configuration de l’appareil via le protocole (CvP) |
Découvrez comment configurer votre appareil Intel Arria 10 à l’aide du protocole PCIe. |
Conception de référence DMA maître PCIe Avalon-MM dans l’appareil Intel Arria 10 (partie 1) |
Découvrez comment configurer le matériel de conception de référence DMA PCIe Avalon Memory Mapped (Avalon-MM) dans les périphériques Intel Arria 10 pour les systèmes d’exploitation Linux et Windows à partir de cette vidéo de la partie 1. |
Conception de référence DMA maître PCIe Avalon-MM dans l’appareil Intel Arria 10 (partie 2) |
Découvrez comment configurer le matériel de conception de référence DMA maître PCIe Avalon à mémoire mappée dans les périphériques Intel Arria 10 pour les systèmes d’exploitation Linux et Windows à partir de cette vidéo de la deuxième partie. |
5. Débogage
Notes de mise à jour de Intellectual Property (IP) Core
Périphériques Intel Agilex® 7
- Notes de mise à jour de l’IP P-Tile pour le cœur IP PCI Express
- Notes de mise à jour de l’IP DMA multicanal pour PCI Express
Intel Stratix 10 périphériques
- Notes de mise à jour de l’IP DMA multicanal Intel Stratix 10 pour PCI Express
- Notes de mise à jour de l’IP matérielle L/H-Tile du noyau IP PCI Express
- Notes de mise à jour de l’IP P-Tile pour le cœur IP PCI Express
Intel Arria périphériques 10 et Intel Cyclone 10
Guides d’analyse de l’arbre d’erreurs
Solution basée sur les connaissances
Directives sur le placement des ressources FPGA
6. Ressources supplémentaires
Migration vers Intel Stratix périphériques 10
Liste des intégrateurs PCIe-SIG
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.