Centre d’assistance IP DisplayPort
Le centre d’assistance IP DisplayPort est organisé en étapes standard de l’industrie, ce qui vous fournit diverses ressources pour planifier, sélectionner, concevoir, mettre en œuvre et vérifier vos cœurs IP DisplayPort. Il existe également des directives sur la façon de faire apparaître votre système et de déboguer les liens DisplayPort. Cette page est organisée en catégories qui s’alignent sur un flux de conception de système DisplayPort du début à la fin.
Vous trouverez des ressources d’assistance supplémentaires pour les appareils Intel Agilex® 7, Intel® Stratix® 10, Intel® Arria® 10 Intel® Cyclone® 10 GX en cliquant sur les liens suivants : Archives de documentation, cours de formation, vidéos, exemples de conception et Base de connaissances.
1. Sélection de l’appareil et de l’IP
Quelles sont les fonctionnalités prises en charge dans l’IP DisplayPort ?
Description des fonctionnalités | |
---|---|
Caractéristiques du cœur IP DisplayPort |
transport à l’aide d’un paquet de données de flux secondaire |
Application typique |
|
Prise en charge de la famille d’appareils |
|
Outils de conception |
|
Note: La fonctionnalité HDCP (High-bandwidth Digital Content Protection) n’est pas incluse dans le logiciel Intel Quartus Prime Pro Edition. Pour plus d’informations, accédez à la rubrique Fonction HDCP sur Solutions de connectivité multimédia - Intel® FPGAs.
Quelle famille d’appareils Intel® FPGA utiliser ?
Taux de liaison pris en charge par la famille d’appareils
Le tableau ci-dessous présente les informations sur les ressources des périphériques Arria V et Cyclone V utilisant M10K ; Périphériques Intel Arria 10, Intel Stratix 10 et Stratix V utilisant M20K.
Les ressources ont été obtenues à l’aide des paramètres suivants :
- Mode = simplex
- Nombre maximal de voies = 4 voies
- Profondeur de couleur maximale de l’entrée vidéo = 8 bits par couleur (bpc)
- Mode d’entrée en pixels = 1 pixel par horloge
Famille d’appareils | Double symbole (Mode 20 bits) |
Symbole quadruple (Mode 40 bits) |
Niveau de vitesse FPGA Fabric |
---|---|---|---|
Intel Agilex® 7 (F-tile) |
RBR, HBR, HBR2 |
RBR, HBR, HBR2, HBR3, UHBR10 |
1, 2, 3* |
Intel Stratix 10 (tuile H) |
RBR, HBR, HBR2 |
RBR, HBR, HBR2, HBR3, UHBR10, UHBR20 (Prise en charge préliminaire uniquement) |
1, 2, 3* |
Intel Stratix 10 (tuile en L) |
RBR, HBR, HBR2 |
RBR, HBR, HBR2, HBR3 |
1, 2, 3* |
Intel Arria 10 |
RBR, HBR, HBR2 |
RBR, HBR, HBR2, HBR3 |
1, 2 |
® Intel Cyclone 10 GX |
RBR, HBR, HBR2 |
RBR, HBR, HBR2, HBR3 |
5, 6 |
Stratix® V |
RBR, HBR, HBR2 |
RBR, HBR, HBR2 |
1, 2, 3 |
® Arria V GX/GT/GS |
RBR, HBR |
RBR, HBR, HBR2 |
3, 4, 5 |
Arria® V GZ |
RBR, HBR, HBR2 |
RBR, HBR, HBR2 |
Tout niveau de vitesse pris en charge |
Cyclone® V |
RBR, HBR |
RBR, HBR |
Tout niveau de vitesse pris en charge |
Remarque : Prise en charge conditionnelle pour Intel Agilex 7, Intel Arria 10 et Intel Stratix 10 FPGA Fabric Speed Grade 3. Contactez votre représentant commercial pour plus d’informations.
Qu’est-ce que l’utilisation des ressources FPGA de base DisplayPort Intel FPGA IP ?
Performances et utilisation des ressources
Les données d’utilisation des ressources indiquent les performances typiques attendues pour le Intel FPGA IP DisplayPort.
Le tableau ci-dessous répertorie les ressources et les performances attendues pour les variations sélectionnées. Les résultats ont été obtenus en utilisant le logiciel Intel Quartus Prime Pro Edition version 20.2 pour les appareils suivants :
- Intel Agilex® F-tile (AGIB027R31B1E2VR0)
- Intel Stratix 10 (1SG280HU1F50E2VGS1)
- Intel Arria 10 (10AX115S2F45I1SG)
- Intel Cyclone 10 GX (10CX220YF780E5G)
Utilisation des ressources Intel FPGA IP DisplayPort 1.4
Le tableau ci-dessous présente les informations sur les ressources pour les périphériques Intel Agilex 7, Intel Arria 10, Intel Cyclone 10 GX et Intel Stratix 10 utilisant M20K. Les ressources ont été obtenues à l’aide des paramètres suivants :
- Mode = simplex
- Nombre maximal de voies = 4 voies
- Profondeur de couleur maximale de l’entrée vidéo = 8 bits par couleur (bpc)
- Mode d’entrée en pixel = 1 pixel par horloge, 4 pixels par horloge pour Intel Agilex 7
Appareil |
Flux |
Direction |
Symbole par Horloge |
Aumône |
Registres logiques Primaire |
Registres logiques Secondaire |
Bits de mémoire |
Mémoire M10K ou M20K |
---|---|---|---|---|---|---|---|---|
Intel Agilex® 7 |
SST |
RX |
Quad |
7040 |
11781 |
- |
18368 |
18 |
SST |
TX |
Quad |
7600 |
10149 |
- |
26576 |
29 |
|
Intel® Stratix® 10 |
SST (flux unique) |
RX |
Double |
5,200 |
7,700 |
640 |
16,256 |
11 |
SST (flux unique) |
RX |
Quad |
7,100 |
9,500 |
880 |
18,816 |
14 |
|
SST (flux unique) |
TX |
Double |
5,100 |
7,100 |
420 |
12,176 |
15 |
|
SST (flux unique) |
TX |
Quad |
7,100 |
9,200 |
550 |
22,688 |
29 |
|
Intel® Arria® 10 |
SST (flux unique) |
RX |
Double |
4,200 |
6,900 |
1,200 |
16,256 |
11 |
SST (flux unique) |
RX |
Quad |
6,000 |
8,800 |
1,600 |
18,816 |
14 |
|
SST (flux unique) |
TX |
Double |
4,700 |
6,300 |
1,000 |
6,728 |
6 |
|
SST (flux unique) |
TX |
Quad |
6,700 |
8,400 |
1,200 |
16,520 |
13 |
|
MST (en anglais seulement) |
RX |
Quad |
20,100 |
24,400 |
4,500 |
58,368 |
32 |
|
(4 volets) |
TX |
Quad |
26,400 |
29,000 |
4,300 |
21,728 |
34 |
|
Intel® Cyclone® 10 GX |
SST (flux unique) |
RX |
Double |
4,200 |
7,000 |
1,200 |
16,256 |
11 |
SST (flux unique) |
RX |
Quad |
6,000 |
8,800 |
1,600 |
18,816 |
14 |
|
SST (flux unique) |
TX |
Double |
4,600 |
6,200 |
1,000 |
10,568 |
8 |
|
SST (flux unique) |
TX |
Quad |
6,800 |
8,400 |
1,200 |
17,096 |
13 |
|
MST (en anglais seulement) |
RX |
Double |
22,000 |
24,400 |
4,400 |
58,368 |
32 |
|
(4 volets) |
TX |
Quad |
26,500 |
29,000 |
4,400 |
36,576 |
32 |
Utilisation des ressources Intel FPGA IP DisplayPort 2.0
Le tableau ci-dessous présente les informations sur les ressources pour les périphériques Intel Stratix 10 utilisant le M20K. Le nombre de ressources pour DP2.0 inclut également le nombre de ressources pour DP1.4. Les ressources ont été obtenues à l’aide des paramètres suivants :
- Mode = simplex
- Nombre maximal de voies = 4 voies
- Profondeur de couleur maximale de l’entrée vidéo = 8 bits par couleur (bpc)
- Mode d’entrée des pixels = 4 pixels par horloge
Appareil |
Flux |
Direction |
Symbole par Horloge |
Aumône |
Registres logiques Primaire |
Registres logiques Secondaire |
Mémoire Bits |
Mémoire M10K ou M20K |
---|---|---|---|---|---|---|---|---|
Intel® Stratix® 10 |
MST (1 flux) |
RX |
- |
21,500 |
38,000 |
- |
244,352 |
74 |
MST (1 flux) |
TX |
- |
32,500 |
43,000 |
- |
265,232 |
154 |
|
MST (4 flux) |
RX |
- |
48,000 |
70,751 |
- |
357,632 |
164 |
|
MST (4 flux) |
TX |
- |
104,000 |
125,478 |
- |
535,808 |
572 |
Utilisation des ressources HDCP
Le tableau répertorie les données de ressource HDCP pour les Intel FPGA IP DisplayPort avec des configurations de SST (flux unique) et une configuration à 4 voies maximum pour les périphériques Intel Arria 10 et Intel Stratix 10.
Appareil |
HDCP IP |
Prise en charge de la gestion des clés HDCP |
Symboles par horloge |
Aumône |
ALUT combinatoires |
Registres logiques |
Mémoire M20K |
DSP |
---|---|---|---|---|---|---|---|---|
Intel® Stratix® 10 |
HDCP 2.3 TX |
0 |
Double |
7,723 |
11,555 |
13,685 |
10 |
3 |
HDCP 2.3 TX |
0 |
Quad |
10,767 |
17,154 |
17,842 |
10 |
3 |
|
HDCP 2.3 TX |
1 |
Double |
8,232 |
12,376 |
14,123 |
12 |
3 |
|
HDCP 2.3 TX |
1 |
Quad |
11,082 |
17,741 |
18,125 |
12 |
3 |
|
HDCP 2,3 RX |
0 |
Double |
8,431 |
12,626 |
14,647 |
11 |
3 |
|
HDCP 2,3 RX |
0 |
Quad |
11,304 |
18,071 |
18,586 |
11 |
3 |
|
HDCP 2,3 RX |
1 |
Double |
8,796 |
13,174 |
14,707 |
13 |
3 |
|
HDCP 2,3 RX |
1 |
Quad |
11,690 |
18,658 |
18,847 |
13 |
3 |
|
HDCP 1.3 TX |
0 |
Double |
3,154 |
4,108 |
5,181 |
2 |
0 |
|
HDCP 1.3 TX |
0 |
Quad |
4,794 |
6,194 |
7,640 |
2 |
0 |
|
HDCP 1.3 TX |
1 |
Double |
3,614 |
4,894 |
5,916 |
4 |
0 |
|
HDCP 1.3 TX |
1 |
Quad |
5,169 |
6,979 |
6,791 |
4 |
0 |
|
HDCP 1,3 RX |
0 |
Double |
2,602 |
3,355 |
4,245 |
3 |
0 |
|
HDCP 1,3 RX |
0 |
Quad |
4,229 |
5,428 |
6,452 |
3 |
0 |
|
HDCP 1,3 RX |
1 |
Double |
3,045 |
4,022 |
4,904 |
5 |
0 |
|
HDCP 1,3 RX |
1 |
Quad |
4,656 |
6,173 |
5,773 |
5 |
0 |
|
Intel® Arria® 10 |
HDCP 2.3 TX |
0 |
Double |
6,752 |
10,724 |
13,138 |
10 |
3 |
HDCP 2.3 TX |
0 |
Quad |
9,934 |
16,760 |
16,716 |
10 |
3 |
|
HDCP 2.3 TX |
1 |
Double |
7,165 |
11,350 |
13,615 |
12 |
3 |
|
HDCP 2.3 TX |
1 |
Quad |
10,374 |
17,364 |
17,561 |
12 |
3 |
|
HDCP 2,3 RX |
0 |
Double |
7,395 |
11,721 |
13,775 |
11 |
3 |
|
HDCP 2,3 RX |
0 |
Quad |
10,547 |
17,674 |
17,335 |
11 |
3 |
|
HDCP 2,3 RX |
1 |
Double |
7,785 |
12,420 |
14,213 |
13 |
3 |
|
HDCP 2,3 RX |
1 |
Quad |
10,972 |
18,424 |
18,167 |
13 |
3 |
|
HDCP 1.3 TX |
0 |
Double |
2,505 |
3,826 |
5,336 |
2 |
0 |
|
HDCP 1.3 TX |
0 |
Quad |
3,724 |
5,648 |
5,882 |
2 |
0 |
|
HDCP 1.3 TX |
1 |
Double |
2,849 |
4,429 |
5,846 |
4 |
0 |
|
HDCP 1.3 TX |
1 |
Quad |
4,142 |
6,335 |
6,635 |
4 |
0 |
|
HDCP 1,3 RX |
0 |
Double |
1,995 |
2,879 |
4,248 |
3 |
0 |
|
HDCP 1,3 RX |
0 |
Quad |
3,270 |
4,810 |
4,851 |
3 |
0 |
|
HDCP 1,3 RX |
1 |
Double |
2,382 |
3,549 |
4,821 |
5 |
0 |
|
HDCP 1,3 RX |
1 |
Quad |
3,677 |
5,472 |
5,604 |
5 |
0 |
2. Flux de conception et intégration IP
Quelles sont les informations et la documentation relatives au DisplayPort disponibles ?
Intel® Agilex® 7 (F-tile), Intel® Stratix® 10 (H-tile et L-tile), Intel® Arria® 10, Intel® Cyclone® 10 GX, Arria V GX/GT/GS, Arria V GZ, Cyclone V, Stratix V
Comment générer le cœur IP DisplayPort ?
Vous trouverez les étapes de génération du cœur IP DisplayPort dans le logiciel Intel Quartus Prime dans le chapitre Spécification des paramètres et options IP.
Qu’est-ce qui est pris en charge dans l’exemple de conception DisplayPort généré par les Intel Quartus ?
Les exemples de conception du cœur de DisplayPort Intel FPGA IP montrent un bouclage parallèle entre une instance DisplayPort RX et une instance DisplayPort TX avec ou sans module de récupération d’horloge Pixel (PCR). Le tableau ci-dessous illustre les exemples de conception disponibles pour les périphériques GX Intel Agilex 7, Intel Stratix 10, Intel Arria 10 et Intel Cyclone 10.
Désignation | de l’exemple de conception del’appareil | Débit de données | Mode canal | Type de bouclage | |
---|---|---|---|---|---|
Intel Agilex 7 |
Bouclage parallèle DisplayPort SST sans PCR | DisplayPort SST |
RBR, HBR, HBR2, HBR3, UHBR10 |
Simplex |
Parallèle sans PCR |
Bouclage parallèle SST DisplayPort avec interface vidéo AXIS | DisplayPort SST | RBR, HBR, HRB2, HBR3, UHBR10 | Simplex | Parallèle avec l’interface vidéo AXIS | |
Intel Stratix 10 |
Bouclage parallèle DisplayPort SST avec PCR (avec et sans HDCP) | DisplayPort SST |
HBR3, HBR2, HBR et RBR | Simplex |
Parallèle à la PCR |
Bouclage parallèle DisplayPort SST sans PCR | DisplayPort SST |
UHBR10 (Stratix 10 H-tile), HBR3, HBR2, HBR et RBR | Simplex |
Parallèle sans PCR |
|
DisplayPort SST TX seul | DisplayPort SST | HBR3,HBR2, HBR, RBR | Simplex | - | |
DisplayPort SST RX seul | DisplayPort SST | HBR3,HBR2, HBR,RBR | Simplex | - | |
Intel Arria 10 |
Bouclage parallèle DisplayPort SST avec PCR (avec et sans HDCP) | DisplayPort SST |
HBR3, HBR2, HBR et RBR | Simplex |
Parallèle à la PCR |
Bouclage parallèle DisplayPort SST sans PCR | DisplayPort SST |
HBR3, HBR2, HBR et RBR | Simplex |
Parallèle sans PCR |
|
Bouclage parallèle DisplayPort MST avec PCR | DisplayPort MST |
HBR3, HBR2, HBR et RBR | Simplex |
Parallèle à la PCR |
|
Bouclage parallèle DisplayPort MST sans PCR | DisplayPort MST |
HBR3, HBR2, HBR et RBR | Simplex |
Parallèle sans PCR |
|
DisplayPort SST TX seul |
DisplayPort SST |
HBR3, HBR2, HBR et RBR | Simplex |
- |
|
DisplayPort SST RX seul |
DisplayPort SST |
HBR3, HBR2, HBR et RBR | Simplex |
- |
|
Intel Cyclone 10 GX |
Bouclage parallèle DisplayPort SST avec PCR | DisplayPort SST |
HBR3, HBR2, HBR et RBR | Simplex |
Parallèle à la PCR |
Bouclage parallèle DisplayPort SST avec PCR | DisplayPort SST |
HBR3, HBR2, HBR et RBR | Simplex |
Parallèle sans PCR |
|
Bouclage parallèle DisplayPort MST avec PCR | DisplayPort MST |
HBR3, HBR2, HBR et RBR | Simplex |
Parallèle à la PCR |
|
Bouclage parallèle DisplayPort MST sans PCR | DisplayPort MST |
HBR3, HBR2, HBR et RBR | Simplex |
Parallèle sans PCR |
|
DisplayPort SST TX seul | DisplayPort SST | HBR3,HBR2, HBR, RBR | Simplex | - | |
DisplayPort SST RX seul | DisplayPort SST | HBR3,HBR2, HBR, RBR | Simplex | - |
Comment générer l’exemple de conception Intel Quartus DisplayPort ?
Pour les périphériques Intel Agilex® 7, Intel Stratix, Intel Arria 10 et Intel Cyclone 10 GX, utilisez l’éditeur de paramètres DisplayPort Intel FPGA dans le logiciel Intel Quartus Prime Pro Edition pour générer l’exemple de conception.
- Cliquez sur Outils > Catalogue IP et sélectionnez la famille d’appareils cible.
- Dans le catalogue IP, localisez et double-cliquez sur DisplayPort Intel FPGA IP. La fenêtre Nouvelle variation IP s’affiche.
- Spécifiez un nom de niveau supérieur pour votre variation IP personnalisée. L’éditeur de paramètres enregistre les paramètres de variation IP dans un fichier nommé ip.
- Vous pouvez sélectionner un périphérique FPGA spécifique dans le champ Périphérique, ou conserver la sélection par défaut du périphérique logiciel Intel Quartus Prime.
- Cliquez sur OK. L’éditeur de paramètres s’affiche.
- Configurez les paramètres souhaités pour TX et RX.
- Sous l’onglet Exemple de conception, sélectionnez l’exemple de design qui correspond à vos critères.
- Sélectionnez Simulation pour générer le banc d’essai, puis Synthèse pour générer l’exemple de conception matérielle. Vous devez sélectionner au moins une de ces options pour générer les fichiers d’exemple de conception. Si vous sélectionnez les deux, la durée de génération est plus longue.
- Pour Target Development Kit, sélectionnez le kit de développement Intel FPGA disponible. Si vous sélectionnez le kit de développement, la machine cible (sélectionnée à l’étape 4) change pour correspondre à la machine du kit de développement.
- Cliquez sur Générer un exemple de conception.
De même, les liens ci-dessous fournissent des instructions étape par étape pour générer
Exemple de conception DisplayPort du logiciel Intel Quartus Prime :
- Guide de l’utilisateur de l’exemple de conception DisplayPort Intel Agilex® 7 F-Tile FPGA IP
- Guide de l’utilisateur de l’exemple de conception IP DisplayPort Intel® Stratix® 10 FPGA
- Manuel d’utilisation de l’exemple de conception de l’FPGA IP DisplayPort Intel® Arria 10
- Guide de l’utilisateur de l’exemple de conception de l’FPGA IP DisplayPort® Intel Cyclone 10 GX
Comment puis-je compiler et tester ma conception ?
Pour les périphériques Intel Agilex 7 et série 10, les étapes de compilation et de test de votre conception DisplayPort se trouvent dans la section suivante : Conception DisplayPort
Compilation et test de la conception :
- Guide de l’utilisateur de l’exemple de conception DisplayPort Intel Agilex® 7 F-Tile FPGA IP
- Guide de l’utilisateur de l’exemple de conception IP DisplayPort Intel® Stratix® 10 FPGA
- Manuel d’utilisation de l’exemple de conception de l’FPGA IP DisplayPort Intel® Arria 10
- Guide de l’utilisateur de l’exemple de conception de l’FPGA IP DisplayPort® Intel Cyclone 10 GX
Comment effectuer une simulation fonctionnelle DisplayPort ?
Pour les périphériques GX Intel Agilex 7, Intel Stratix, Intel Arria 10 et Intel Cyclone 10, voici les étapes à suivre pour générer une simulation fonctionnelle DisplayPort :
Activez l’option de simulation dans l’éditeur de paramètres DisplayPort et générez un exemple de conception DisplayPort.
Simulation de conception :
- Guide de l’utilisateur de l’exemple de conception DisplayPort Intel Agilex® 7 F-Tile FPGA IP
- Guide de l’utilisateur de l’exemple de conception IP DisplayPort Intel® Stratix® 10 FPGA
- Manuel d’utilisation de l’exemple de conception de l’FPGA IP DisplayPort Intel® Arria 10
- Guide de l’utilisateur de l’exemple de conception de l’FPGA IP DisplayPort® Intel Cyclone 10 GX
Banc d’essai de simulation :
- Guide de l’utilisateur de l’exemple de conception DisplayPort Intel Agilex® 7 F-Tile FPGA IP
- Guide de l’utilisateur de l’exemple de conception IP DisplayPort Intel® Stratix® 10 FPGA
- Manuel d’utilisation de l’exemple de conception de l’FPGA IP DisplayPort Intel® Arria 10
- Guide de l’utilisateur de l’exemple de conception de l’FPGA IP DisplayPort® Intel Cyclone 10 GX
Où puis-je trouver des informations sur le cœur de récupération d’horloge ?
L’exemple de conception DisplayPort Intel Agilex 7, Intel Stratix, Intel Arria 10 et Intel Cyclone 10 GX utilise l’IP de récupération d’horloge Pixel.
Informations sur le cœur de récupération d’horloge :
Où puis-je trouver des informations sur le flux de formation DisplayPort Link ?
Avant que le périphérique source puisse envoyer des données vidéo au périphérique récepteur, un processus de formation à liaison doit être effectué entre le récepteur source.
Flux de formation DisplayPort Link :
Où puis-je trouver des informations sur la référence de l’API DisplayPort et des informations sur le DPCD ?
Les ressources suivantes fourniront des instructions pour la référence de l’interface de programmation d’applications (API) DisplayPort et le DPCD :
3. Conception de la carte et gestion de l’alimentation
Directives de connexion des broches
Périphériques Intel Agilex 7
Intel Stratix 10 périphériques
- Intel Stratix 10 Directives de connexion des broches de la famille de périphériques GX, MX, TX et SX
Intel Arria 10 périphériques
Intel Cyclone 10 périphériques GX
Examen des schémas
Périphériques Intel Agilex 7
Intel Stratix 10 périphériques
- Intel Stratix 10 Feuille de travail d’examen de schémas GX, MX et SX
- Guides de l’utilisateur et schémas du kit de développement FPGA Intel Stratix GX 10 GX
- Guides de l’utilisateur et schémas du kit de développement SoC Intel Stratix 10 SX
Intel Arria 10 périphériques
- Intel Arria 10 Feuille de travail d’examen de schémas GX, GT et SX
- Guides de l’utilisateur et schémas du kit de développement FPGA Intel Arria GX 10 GX
- Guides de l’utilisateur et schémas du kit de développement SoC Intel Arria 10
Périphériques Intel Cyclone GX 10
- Intel Cyclone 10 Feuille de travail d’examen schématique GX
- Guides de l’utilisateur et schémas du kit de développement FPGA Intel Cyclone GX 10 GX
Guides de conception des cartes mères
- AN 958 : Solutions recommandées pour la conception des cartes mères
- Test de disposition de la carte
- AN 114 : Directives de conception des cartes mères pour les packages d’appareils programmables Intel®
- AN 766 : Appareils Intel Stratix 10, directive de conception de la disposition de l’interface de signal à haut débit
- AN 613 : Considérations sur la conception de l’empilement de PCB pour les FPGAs Intel
- AN745 : Directives de conception pour Intel FPGA interface DisplayPort
- Schémas de la carte fille FMC DisplayPort révision 8
- Schémas de la carte fille FMC DisplayPort Révision 11
- Schémas de la carte fille HSMC DisplayPort 1.2
Avertissement : la mise en œuvre de la conception des cartes DisplayPort TX embarquées du kit de développement Intel Arria 10 et Intel Stratix 10 n’est PAS recommandée car elle ne permet pas la liaison PMA + PCS. Il est conseillé aux utilisateurs de se référer à la mise en œuvre de la conception Bitec.
Gestion de la consommation
- Estimateur d’alimentation précoce (EPE) et analyseur d’alimentation
- AN 750 : Utilisation de l’outil PDN Intel FPGA pour optimiser la conception de votre réseau de distribution d’énergie
- Guide de l’utilisateur de l’outil PDN (Power Deliver Network) 2.0 spécifique à l’appareil
- Guide de l’utilisateur de l’estimateur de puissance précoce pour FPGAs Intel® Cyclone® 10 GX
- Guide de l’utilisateur de l’estimateur de puissance précoce pour Intel® Arria® 10 FPGAs
- AN 711 : Fonctions de réduction de puissance des appareils Intel® Arria® 10
- AN 721 : Création d’un indicateur d’alimentation FPGA
- AN 692 : Considérations sur le séquencement de l’alimentation pour les périphériques Intel® Cyclone® 10 GX, Intel® Arria® 10, Intel® Stratix® 10 et Intel Agilex® 7
- Guide de l’utilisateur de l’estimateur de puissance précoce pour Intel® Stratix® 10 FPGAs
- Guide de l’utilisateur de la gestion de l’alimentation Intel® Stratix® 10
- Guide de l’utilisateur de la gestion de l’alimentation Intel® Agilex® 7
- AN 910 : Directives de conception du réseau de distribution d’alimentation Intel Agilex® 7
- Guide de l’utilisateur de Intel® Quartus® Prime Pro Edition Analyse et optimisation de la consommation
- Intel® FPGA Power and Thermal Calculator Guide de l’utilisateur
Gestion de la puissance thermique
Intel Stratix 10 périphériques
- AN 787 : Modélisation et gestion thermiques Intel® Stratix® 10 avec l’estimateur de puissance précoce
- AN 943 : Modélisation thermique pour Intel Stratix 10 FPGAs avec le Intel FPGA Power and Thermal Calculator
- AN 944 : Modélisation thermique pour les Intel Agilex® 7 FPGAs avec le Intel® FPGA Power and Thermal Calculator
Séquençage de l’alimentation
Intel Stratix périphériques 10, Intel Cyclone 10 GX et Intel Arria 10
Ma conception nécessite une carte fille Bitec FMC. Comment puis-je les sélectionner ?
Le tableau suivant fournit des instructions rapides pour sélectionner la révision de la carte fille Bitec FMC.
Révision de la carte fille Bitec FMC |
Débit de données pris en charge |
---|---|
Révision 8 |
RBR (1,62 Gbit/s), HBR (2,7 Gbit/s), HBR2 (5,4 Gbit/s), HBR3 (8,1 Gbit/s), UHBR10 (10 Gbit/s) |
Révision 11 |
RBR (1,62 Gbit/s), HBR (2,7 Gbit/s), HBR2 (2,7 Gbit/s), HBR3 (8,1 Gbit/s) |
Faut-il utiliser un canal d’émetteur-récepteur à une ou deux voies avec la carte fille Bitec FMC pour les appareils de la série 10 ?
Oui. Pour la conception DisplayPort qui utilise/fait référence dans une première version de la carte fille Bitec FMC (révision 9 et antérieure), l’affectation des broches dans le lien suivant doit être suivie au TX et au RX en raison de l’inversion de voie et de l’inversion de polarité au niveau du canal.
Appareil |
Numéro de référence de l’appareil |
Lien vers le guide d’attribution des broches |
---|---|---|
Périphérique Intel Stratix 10 |
1SG280HU1F50E2VGS1 |
Guide de l’utilisateur de l’exemple de conception Intel Stratix 10 FPGA |
Périphérique Intel Arria 10 |
10AX115S2F45I1SG |
Guide de l’utilisateur de l’exemple de conception Intel Arria 10 FPGA |
Périphérique Intel Cyclone 10 GX |
10CX220YF780E5G |
Guide de l’utilisateur de l’exemple de conception FPGA Intel Cyclone GX 10 GX |
Comment créer une conception DisplayPort TX uniquement ou RX uniquement ?
Vous trouverez des directives générales pour créer une conception DisplayPort TX uniquement ou RX uniquement dans le Guide de l’utilisateur de l’exemple de conception DisplayPort Intel® Arria 10 FPGA IP. Vous pouvez également vous référer à une explication plus détaillée spécifique à la conception DisplayPort TX uniquement dans le manuel d’utilisation AN 883 : Intel Arria 10 DisplayPort TX-only.
4. Exemples de conception
Intel Arria 10 périphériques
- AN 793 : Conception de référence Intel Arria 10 DisplayPort 4Kp60 avec vidéo et traitement d’image Pipeline Retransmit
- Manuel d’utilisation de la conception du Intel Arria 10 DisplayPort TX uniquement
- Intel Arria 10 Exemple de conception DisplayPort utilisant un connecteur embarqué (TX uniquement)
- Guide de l’utilisateur de l’exemple de conception de détartreur et de mixeur UHD DisplayPort
- AN 900 : conception Intel® Arria 10 DisplayPort 8K RX uniquement.
- AN 889 : Exemple de conception de conversion du format vidéo DisplayPort 8K
5. Débogage
Comment déboguer ma conception DisplayPort ?
Contrôlez l’état d’achèvement de la formation de liaison, le taux de liaison et le nombre de canaux sur la LED utilisateur embarquée du kit de développement.
Surveiller les informations vidéo sur les attributs de flux principal (MSA) et le trafic du canal auxiliaire de formation de liaison via Nios II terminal.
- Guide de l’utilisateur de DisplayPort Intel® FPGA IP
- AN 900 : conception Intel® Arria 10 DisplayPort 8K RX uniquement
Calculez la bande passante de résolution vidéo requise et son horloge récupérée.
Traduire la transaction AUX de formation sur le lien DisplayPort
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.