VHDL : module d’extension/sous-secteur

author-image

Par

Cet exemple décrit une conception d’adder/sous-secteur d’entrée paramétrée dans VHDL. L’unité de conception multiplexes ajoute et soustraction les opérations avec une entrée addnsub . Les outils de synthèse détectent les unités d’ajout et de soustraction du code HDL qui partagent les entrées et dont les sorties sont multiplexées par un signal commun. Les inférateurs logiciels lpm_addsub mégafunction pour ces conceptions d’extension/soustraction.

Figure 1. Diagramme de haut niveau de l’adder/sous-secteur.

Téléchargez les fichiers utilisés dans cet exemple :

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.