Infos essentielles

Collection de produits
état
Launched
Date de lancement
2013
Lithographie
20 nm

Ressources

éléments logiques (EL)
660000
Modules logiques adaptatifs (ALM)
250540
Registres du module logique adaptatif (ALM)
1002160
Boucles de structure et d'E/S à phase asservie (PLL)
32
Mémoire embarquée maximale
47.7 Mb
Blocs DSP (Digital Signal Processing)
1687
Format DSP (Digital Signal Processing)
Multiply, Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
Contrôleurs de mémoire matériels
Oui
Support mémoire externe (EMIF)
DDR4, DDR3, QDR II, QDR II+, RLDRAM 3, HMC, MoSys, QDR IV, LPDDR3, DDR3L

Configuration E/S

Nombre maximal d'utilisateurs des E/S
696
Prise en charge des normes d'E/S
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
Nbre maximal de paires LVDS
270
Nbre maximum d'émetteurs-récepteurs NRZ
48
Débit de données NRZ maximal
17.4 Gbps
IP matérielle de protocole d'émetteur-récepteur
PCIe Gen3

Technologies avancées

Sécurité du flux binaire des FPGA
Oui

Spécifications du package

Options de packages
F1152, F1517

Infos supplémentaires

URL d'infos complémentaires