Infos essentielles

Collection de produits
état
Launched
Date de lancement
2013
Lithographie
20 nm

Ressources

Éléments logiques (EL)
160000
Modules logiques adaptatifs (ALM)
61510
Registres du module logique adaptatif (ALM)
246040
Boucles de structure et d'E/S à phase asservie (PLL)
12
Mémoire embarquée maximale
10 Mb
Blocs DSP (Digital Signal Processing)
156
Format DSP (Digital Signal Processing)
Multiply, Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
Contrôleurs de mémoire matériels
Oui
Interfaces de mémoire externes (EMIF)
DDR4, DDR3, QDR II, QDR II+, RLDRAM 3, HMC, MoSys, QDR IV, LPDDR3, DDR3L

Configuration E/S

Nombre maximal d'E/S utilisateur
288
Prise en charge des normes d'E/S
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
Nbre maximal de paires LVDS
120
Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)
12
Débit de données maximal sans retour à zéro (NRZ)
17.4 Gbps
IP matérielle de protocole d'émetteur-récepteur
PCIe Gen3

Technologies avancées

Sécurité du flux binaire des FPGA
Oui

Spécifications du package

Options de packages
U484, F672, F780

Infos supplémentaires

URL d'infos complémentaires