Collection de produits
FPGA Stratix® V GS
état
Launched
Date de lancement
2010
Lithographie
28 nm

Ressources

Éléments logiques (EL)
236000
Modules logiques adaptatifs (ALM)
89000
Registres du module logique adaptatif (ALM)
356000
Boucles de structure et d'E/S à phase asservie (PLL)
20
Mémoire embarquée maximale
15.72 Mb
Blocs DSP (Digital Signal Processing)
600
Format DSP (Digital Signal Processing)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP)
Contrôleurs de mémoire matériels
Non
Interfaces de mémoire externes (EMIF)
DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3

Configuration E/S

Nombre maximal d'E/S utilisateur
432
Prise en charge des normes d'E/S
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS
Nbre maximal de paires LVDS
216
Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)
24
Débit de données maximal sans retour à zéro (NRZ)
14.1 Gbps
IP matérielle de protocole d'émetteur-récepteur
PCIe Gen3

Spécifications du package

Options de packages
F780, F1152

Infos supplémentaires

Fiche technique
URL d'infos complémentaires