Infos essentielles

Collection de produits
CPLD MAX® V
état
Launched
Date de lancement
2010
Lithographie
180 nm

Ressources

Éléments logiques (EL)
1270
Macrocellules équivalentes
980
Délai broche à broche
6.2 ns
Mémoire flash utilisateur
8 Kb
Logique convertible en mémoire
Oui

Caractéristiques

Oscillateur interne
Oui
Réinitialisation rapide de l'alimentation
Oui
Boundary-scan JTAG
Oui
JTAG ISP
Oui
Registres d'entrée rapide
Oui
Puissance programmable du registre
Oui
Traducteur JTAG
Oui
ISP en temps réel
Oui
E/S multivoltage
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V, 5.0 V
Banques d'alimentation d'E/S
4
Activation maximale des sorties
271
LVTTL/LVCMOS
Oui
Sortie LVDS émulées
Oui
Conforme à la norme PCI 32 bits, 66 MHz
1
Déclencheurs Schmitt
Oui
Vitesse de balayage programmable
Oui
Résistances de tirage programmables
Oui
Broches GND programmables
Oui
Sorties à drain ouvert
Oui
Maintien du bus
Oui

Spécifications du package

Options de packages
F256, F324, T144
Taille du conditionnement
17mm x 17mm, 19mm x 19mm, 22mm x 22mm

Infos supplémentaires

URL d'infos complémentaires