Infos essentielles

Collection de produits
CPLD MAX® V
état
Launched
Date de lancement
2010
Lithographie
180 nm

Ressources

éléments logiques (EL)
1270
Equivalent Macrocells
980
Pin-to-pin Delay
6.2 ns
User Flash Memory
8 Kb
Logic Convertible To Memory
Oui

Caractéristiques

Internal Oscillator
Oui
Fast Power-on Reset
Oui
Boundary-scan JTAG
Oui
JTAG ISP
Oui
Fast Input Registers
Oui
Programmable Register Power-up
Oui
JTAG Translator
Oui
Real-time ISP
Oui
MultiVolt I/Os†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V, 5.0 V
I/O Power Banks
4
Maximum Output Enables
271
LVTTL/LVCMOS
Oui
Emulated LVDS Outputs
Oui
32 bit, 66 MHz PCI Compliant
1
Schmitt Triggers
Oui
Programmable Slew Rate
Oui
Programmable Pull-up Resistors
Oui
Programmable GND Pins
Oui
Open-drain Outputs
Oui
Bus Hold
Oui

Spécifications du package

Options de packages
F256, F324, T144
Taille du conditionnement
17mm x 17mm, 19mm x 19mm, 22mm x 22mm

Infos supplémentaires

URL d'infos complémentaires