Bloc Stratix® V DSP

Avec le bloc de traitement du signal numérique (DSP) à précision variable, le FPGA Stratix® V prend en charge, bloc par bloc, diverses précisions allant de 9 bits x 9 bits jusqu'à la virgule flottante simple précision (multiplication de mantisse ) dans un seul bloc DSP. Cela vous libère des restrictions de l'architecture FPGA, ce qui vous permet d'utiliser la précision optimale à chaque étape du chemin de données DSP. Vous bénéficierez également de performances système accrues, d'une consommation d'énergie réduite et de contraintes architecturales réduites. La figure 1 montre l'architecture de blocs DSP à précision variable FPGA Stratix® V en mode de précision 18 bits. La figure 2 montre l'architecture de blocs DSP à précision variable FPGA Stratix® V en mode haute précision.

Livre blanc : activation d'applications DSP hautes performances avec le bloc DSP à précision variable Stratix® V (PDF) ›

Figure 1. Architecture de bloc DSP à précision variable FPGA Stratix® V, mode de précision 18 bits

Figure 2. Architecture de bloc DSP à précision variable FPGA Stratix® V, mode haute précision

Plage de précision DSP FPGA Stratix® V

Tableau 1 : blocs DSP FPGA Stratix® V en mode monobloc

Bloc DSP à précision variable unique Blocs DSP FPGA Stratix® V
Trois multiplicateurs indépendants 9 x 9
Deux multiplicateurs en mode somme 18 x 18
Deux multiplicateurs en mode somme 16 x 16
Asymétrique indépendante 18 x 36
Haute précision indépendante 27 x 27
Tout voir Voir moins

Tableau 2 : blocs DSP FPGA Stratix® V en mode multi-bloc

Plusieurs blocs DSP à précision variable en mode cascade Blocs DSP FPGA Stratix® V
Un indépendant 36 x 36 2
Un indépendant 54 x 54 4 (1)
Multiplé complexe 18 x 18 2
Multiplé complexe 18 x 25 3
Multiplé complexe 18 x 36 4
Multiplé complexe 27 x 27 4
Tout voir Voir moins
Remarque :
1. Nécessite une logique supplémentaire en dehors du bloc DSP

Bus cascade

Tous les modes disposent d'un accumulateur 64 bits et chaque bloc DSP à précision variable est livré avec un bus en cascade 64 bits qui permet la mise en œuvre d'un traitement de signal encore plus précis en cascadant plusieurs blocs à l'aide d'un bus dédié.

L'architecture DSP à précision variable permet une compatibilité descendante. Elle peut prendre en charge efficacement les applications DSP 18 bits existantes, telles que le traitement vidéo haute définition, la conversion numérique ascendante ou descendante et le filtrage multi-débit.

Applications pour les FPGA Stratix® V

  • Applications de traitement vidéo
  • Applications sans fil
  • Applications médicales
  • Applications de test et de mesure
  • Applications radar militaires