FPGA SoC Intel® Stratix® 10 GX
Le FPGA SoC Intel® Stratix® 10 associe un système de processeur matériel ARM* Cortex* – A53 MPCore* à quatres cœurs à l'architecture FPGA Intel® Hyperflex™ révolutionnaire pour offrir les performances embarquées, l'efficacité énergétique, la densité et l'intégration du système nécessaires aux applications embarquées.
Voir aussi : Logiciel de conception FPGA, boutique de conception, téléchargements, communauté et assistance technique
FPGA SoC Intel® Stratix® 10 GX
Fonctionnalités et avantages
Permet d'atteindre des niveaux élevés d'intégration système
Le FPGA SoC Intel® Stratix® 10 renforce l'USR dans l'écosystème ARM*. L'architecture 64 bits de nouvelle génération d'ARM (ARMv8) permet la virtualisation matérielle, les capacités de gestion et de surveillance du système et le prétraitement de l'accélération. Le processeur ARM* Cortex-A53* prend en charge le mode d'exécution 32 bits et les packages de prise en charge de carte pour les systèmes d'exploitation populaires, notamment Linux*, VxWorks* de Wind River, uC/OS-II* et uC/OS-III* de Micrium, et plus encore.
Productivité élevée pour les concepteurs grâce à un logiciel de conception FPGA et FPGA SoC optimisé
De nouveaux moteurs optimisés pour les FPGA à plusieurs millions d'éléments logiques (LE) permettant une réduction significative des itérations de conception, la plate-forme virtuelle Intel® Stratix® 10 SoC FPGA permet un développement et une vérification précoces des logiciels, ainsi qu'une saisie de la conception en C à l'aide du kit SDK Intel® FPGA pour OpenCL™, offrant un environnement de conception facile à mettre en œuvre sur les SoC FPGA. Débogage hétérogène, profilage et visualisation de l'ensemble de la puce avec Intel® FPGA SoC FPGA Embedded Development Suite (EDS) avec la boîte à outils ARM* Development Studio 5* (DS-5*) Intel® SoC FPGA Edition.
Schéma fonctionnel du FGPA SoC Intel® Stratix® 10
HPS : Processeur dur ARM* Cortex*-A53 à quatre cœurs
Gestionnaire SDM (Secure Device Manager)
Pont d'interconnexion EMIB (Embedded Multi-Die Interconnect Bridge)
Caractéristiques |
Descriptif |
|---|---|
Processeur |
Grappe de processeurs Quad-core ARM* Cortex*–A53 MPCore* jusqu'à 1,5 GHz |
Coprocesseur |
Unité vectorielle à virgule flottante (VFPU) simple et double précision, moteur de traitement multimédia ARM* Neon* pour chaque processeur |
Cache de niveau 1 |
Cache d'instructions L1 de 32 Ko avec parité, cache de données L1 de 32 Ko avec code de correction d'erreur (ECC) |
Cache de niveau 2 |
Cache L2 partagé de 1 Mo Ko avec ECC |
Mémoire sur puce |
256 Ko de RAM sur puce |
Unité de gestion de la mémoire système |
L'unité de gestion de la mémoire système permet un modèle de mémoire unifié et étend la virtualisation matérielle aux périphériques implémentés dans la structure FPGA |
Unité de cohérence du cache |
Fournit une cohérence unidirectionnelle (E/S) qui permet à un maître CCU de visualiser la mémoire cohérente des processeurs ARM* Cortex*–A53 MPCore* |
Contrôleur d’accès direct à la mémoire (DMA) |
Accès direct à la mémoire (DMA) à 8 canaux. |
Contrôleur d'accès aux médias Ethernet (EMAC) |
3X 10/100/1000 EMAC avec DMA intégré |
Contrôleur USB On-The-Go (OTG) |
2x USB OTG avec DMA intégré |
Contrôleur UART |
Compatible 2x UART 16550 |
Contrôleur d'interface périphérique série (SPI) |
4X SPI |
Contrôleur I2C |
5X I2C |
Contrôleur SD/SDIO/MMC |
1x eMMC 4.5 avec prise en charge DMA et CE-ATA. |
Contrôleur Flash NAND |
Prise en charge 1x ONFI 1.0 8 et 16 bits ou version ultérieure |
E/S à usage général (GPIO) |
Maximum 48 GPIO programmables par logiciel. |
| Minuteries | Minuteries à usage général 7X, minuteries de surveillance 4X. |
| Gestionnaire Système | Contient des registres de contrôle et d'état mappés en mémoire et une logique pour contrôler les fonctions au niveau du système et d'autres modules HPS |
| Gestionnaire de réinitialisation | Réinitialise les signaux en fonction des demandes de réinitialisation des sources dans la structure HPS et FPGA, et de l'écriture logicielle dans les registres de contrôle de réinitialisation du module |
| Gestionnaire d'horloge | Fournit un contrôle d'horloge programmable par logiciel pour configurer toutes les horloges générées dans le HPS |
Écosystème
Les FPGA SoC Intel® sont basés sur des processeurs ARM* et héritent de la force de l'écosystème ARM*. Intel, nos partenaires de l'écosystème et la communauté d'utilisateurs Intel® SoC FPGA, offrent une large gamme d'options pour répondre à vos besoins de développement FPGA SoC.
Vidéos
Émetteurs-récepteurs 28G
Dans cette vidéo, nous examinons l'architecture d'émetteur-récepteur unique du FPGA Intel® Stratix® 10. Voir les émetteurs-récepteurs H-Tile connectés via la technologie EMIB d'Intel et fonctionnant à des performances de fond de panier de 28 Gbit/s.
Architecture FPGA Intel® Hyperflex™
L'architecture FPGA Intel® Hyperflex™ des dispositifs Intel® Stratix® 10 permet de multiplier les performances fMAX par deux.1Cette vidéo montre une comparaison côte à côte d'un design original et d'un design hyper-optimisé.
DMA PCIe* Gen3 vers SDRAM DDR4
Appareils Intel® Stratix® 10, qui incluent des blocs de propriété intellectuelle (IP) PCI Express* (PCIe*) et de contrôleur de mémoire, associés à une interface mappée en mémoire Avalon® et à des fonctions d'accès direct à la mémoire (DMA) pour créer une conception de référence hautes performances.
Autres ressources
Découvrez d'autres contenus liés aux dispositifs Intel® FPGA, notamment les cartes de développement, la propriété intellectuelle, l'assistance, etc.
Ressources d'assistance
Centre de ressources pour la formation, la documentation, les téléchargements, les outils et les options d'assistance.
Cartes de développement
Commencez avec nos FPGA et accélérez votre mise sur le marché grâce au matériel et aux conceptions validés par Intel.
Propriété intellectuelle
Raccourcissez votre cycle de conception grâce à un large portefeuille de cœurs IP et de conceptions de référence validés par Intel.
Logiciel de conception FPGA
Découvrez le logiciel Quartus Prime et sa suite d'outils d'amélioration de la productivité qui vous permettent de réaliser rapidement vos conceptions matérielles et logicielles.
Contact commercial
Contactez le service commercial pour vos besoins en matière de conception et d'accélération du produit Intel® FPGA.
Points de vente
Contactez un distributeur Intel® agréé dès aujourd'hui.
Infos sur le produit et ses performances
Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.fr/benchmarks.