Plateforme FPGA IPU F2000X-PL
Plateforme d’accélération de l’infrastructure Cloud et d’entreprise haute performance basée sur les FPGA Agilex™ avec 2 interfaces réseau 100 GbE et la capacité de prendre en charge les charges de travail d’infrastructure telles que Open Virtual Switch (OVS), le stockage, les applications cloud basées sur des microservices, et plus encore.
En bref
- Construit avec le processeur Agilex™ 7 FPGA série F et Intel® Xeon® D
- 2 x bande passante 100G avec bloc cryptographique 200G
- Interface hôte PCIe 4.0 x 16
- Interface PCIe 4.0 x 16 du FPGA au processeur hôte et au processeur Xeon-D
- Format PCIe pleine hauteur, 3/4 de la longueur, slot unique
- Programmable via le kit IPDK (Infrastructure Programmer Development Kit), le kit DPDK (Data Plane Development Kit) et le kit SPDK (Storage Performance Development Kit)
Se lancer
Parcourez les solutions, les cartes COTS prêtes à la production, les outils de développement et l’infrastructure.
Les conceptions de charge de travail pour la plateforme IPU F2000X-PL sont disponibles auprès de partenaires leaders du Altera et du secteur.
Open Virtual Switch (OVS)
Déchargement OVS complet et voie rapide accélérée par le matériel.
Regardez la vidéo de démonstration ›
Pour plus d’informations et demande de démonstration, contactez le service commercial.
Stockage
Déchargement et/ou accélération des principales charges de travail de stockage, notamment NVMe over Fabrics, RoCE RDMA, transport fiable, compression et cryptographie, avec prise en charge SPDK permettant des architectures de stockage désagrégées.
Regardez la vidéo de démonstration ›
Lire la fiche de la solution NVMeoF-TCP ›
Pour toute information ou demande de démonstration, veuillez contacter le service commercial.
Applications Cloud basées sur des microservices
Une latence et un débit révolutionnaires, ainsi que d’importantes économies d’investissement et d’exploitation pour les centres de données pour les applications Cloud basées sur des microservices.
Pour toute information ou demande de démonstration, veuillez contacter le service commercial.
Offres des partenaires
Découvrez les offres de partenaires basés sur les Altera pour les solutions de cartes FPGA dans la présentation des partenaires Intel.
Napatech
En savoir plus sur l'adaptateur IPU Napatech F2070X.
Tableau comparatif
Caractéristiques techniques | Plateforme IPU F2000X-PL | Napatech* IPU F2070X |
---|---|---|
Catégorie de Plateforme | ||
Marché cible | Charges de travail liées au Cloud et à l'infrastructure d'entreprise | |
Typ. | Plateforme IPU | Adaptateur IPU |
FPGA | ||
Dispositif FPGA | Agilex™ 7 série F AGFC023 | |
Logic Elements | 2 308 K | |
Mémoire sur puce | 246 Mo | |
DSP Blocks | 1 640 | |
Mémoire FPGA | 4x DDR4 4 Go (ECC, 40b, 2 666 MT) | |
Processeur | ||
Typ. | Processeur Intel® Xeon® D-1736 | |
Nombre de cœurs | 8 | |
Fils | 16 | |
Fréquence de base | 2,3 GHz | |
Fréquence Turbo max. | 3,4 GHz | |
Mémoire cache | 15 Mo | |
Mémoire du processeur | 2x DDR4 8 Go (ECC, 72b, 2 900 MT) | |
Stockage du processeur | 64 Go NVMe dans le slot M.2 pour le système d'exploitation SoC | |
de mémoire | ||
Flash | 2 Go | |
Interfaces et modules | ||
PCI Express* | 4.0 x16 pour héberger le processeur 4.0 x16 entre le FPGA et le SoC |
|
Interface QSFP28/56 | x2 | |
Interface réseau | 2 x 100 Gbit/s | |
Port de gestion 1G dédié (RJ45) | — | 1 |
Contrôleur de gestion de la carte de base (BMC, Baseboard Management Controller) | Cyclone® 10 basse consommation (10CL080YU484C8G) | FPGA MAX® 10 |
Gestionnaire d'interface FPGA | Oui | ASAF |
Mécanique, Thermique et puissance | ||
Format | Pleine hauteur, 3/4 de la longueur | Pleine hauteur, demi-longueur |
Largeur | Emplacement unique | Double emplacement |
Consomption d'énergie maximale | 150 W | |
Assistance des outils | ||
Pile d'accélération Intel® pour processeur Intel® Xeon® avec FPGA | Oui | |
Logiciel Quartus® Prime | Oui | |
DPDK (Data Plane Development Kit - kit de développement de plan de données) | Oui | |
Kit SPDK (kit de développement des performances de stockage) | Oui | |
Kit IPDK (Infrastructure Programmer Development Kit) | Oui | |
P4 | Oui | |
Interlocuteur | Altera | Napatech |
Les IPU sont programmables via plusieurs infrastructures de développement ouvertes, notamment le kit IPDK (Infrastructure Programmer Development Kit), le kit de développement de plan de données (DPDK) et le kit de développement des performances de stockage (SPDK).
Le kit IPDK (Infrastructure Programmer Development Kit) est un framework open source, piloté par la communauté et indépendant du fournisseur, composé d’API et de pilotes pour le déchargement et la gestion de l’infrastructure qui s’exécute sur un processeur, un IPU, un DPU ou un commutateur.