L'IP FPGA Intel pour contrôleur SRAM QDR II est optimisée pour les FPGA série Stratix® et Cyclone® IV. Les fonctionnalités avancées disponibles dans ces dispositifs vous permettent de vous interfacer directement avec les dispositifs SRAM QDR II.
La conception d'exemple générée par l'outil IP Toolbench instancie une boucle à verrouillage de phase (PLL), une boucle à verrouillage de retard optionnelle (pour les FPGA Stratix II uniquement), un pilote d'exemple et votre variation personnalisée du contrôleur SRAM QDR II. La conception d'exemple est une conception d'exemple entièrement fonctionnelle qui peut être simulée, synthétisée et utilisée dans le matériel. Le pilote d'exemple est un module d'autotest qui envoie des commandes de lecture et d'écriture au contrôleur et vérifie les données lues pour produire les signaux de réussite/échec et de test complet. Vous pouvez remplacer la logique de contrôle chiffrée du contrôleur SRAM QDR II dans la conception d'exemple par votre propre logique personnalisée. Vous pouvez ainsi utiliser la logique de resynchronisation et de pipeline du FPGA Intel et le chemin des données avec votre propre logique de contrôle.
Cette IP est incluse dans le IP Base Suite qui est fourni avec le logiciel Intel® Quartus® Prime Standard et Pro Edition.