IP EM FPGA IF DDR5/DDR4 et LPDDR5/LPDDR4 EMIF
La mémoire DDR4 et DDR5 offrent une bande passante plus élevée et des performances supérieures à celles des générations précédentes, la DDR5 offrant d’autres améliorations en termes de vitesse et d’efficacité énergétique. LPDDR4 et LPDDR5 sont optimisées pour une faible consommation d’énergie, ce qui les rend idéales pour les applications embarquées, LPDDR5 offrant des débits de données encore plus rapides et une meilleure gestion de l’énergie. Lorsqu’elles sont intégrées à Altera FPGAs ces technologies de mémoire permettent un traitement plus rapide des données et une utilisation plus efficace de l’énergie pour un large éventail d’applications, notamment les réseaux, le Cloud et la périphérie.
Le durcissement du contrôleur et du PHY offre plusieurs avantages, notamment :
- Des cycles de développement plus courts et une mise sur le marché plus rapide grâce à un calendrier préétabli.
- Plus de ressources logiques de matrice FPGA disponibles pour l'application utilisateur
- Fmax, efficacité et latence améliorés
- Solution à faible consommation
Utilisez ces avantages sur les appareils Agilex™ 3, 5 et 7, Stratix® 10 appareils et Arria® 10 FPGAs dans diverses applications : industrielle, sans fil/filaire, diffusion, médicale, vente au détail, test, mesure, etc.
| IP | Inclus dans le logiciel de conception Prime Quartus® | Codes de commande |
|---|---|---|
| FPGA DDR5 et DDR4 EMIF IP | Oui | Aucun code de commande requis |
Protocoles et fonctionnalités EMIF
Caractéristiques |
Agilex™ 3 FPGAs | Agilex™ 5 FPGAs |
FPGA Agilex™ 7 série M |
FPGA Agilex™ 7 séries I et F |
Stratix® 10 FPGA |
|---|---|---|---|---|---|
La DDR5 |
Non | Oui |
Oui |
Non |
Non |
LPDDR5 |
Non | Oui |
Oui |
Non |
Non |
La DDR4 |
Non | Oui |
Oui |
Oui |
Oui |
LPDDR4 |
Oui | Oui |
Non |
Non |
Non |
QDRIV |
Non | Non |
Non |
Oui |
Oui |
Largeur d’interface maximale |
X32 (LPDDR4) | X72 (DDR4) |
X80 (DDR5) |
X72 (DDR4) |
X72 (DDR4) |
Taux d'interface maximum |
2 133 Mbit/s | 4 667 Mbit/s (LPDDR5) |
5600 Mbit/s (DDR5) |
3 200 Mbit/s |
2 666 Mbit/s |
Classements maximaux pris en charge |
2 | 2 |
2 |
4 |
4 |
Fonctionnalités de débogage
Les fonctionnalités de la boîte à outils de débogage EMIF incluent les capacités de débogage de base et avancées ci-dessous :
- Affichage de la marge d'étalonnage, de l'état, du délai de broche et des paramètres VREF
- Re-exécution de l'étalonnage, du générateur de trafic et de la marge du pilote
- Mise à jour des paramètres de délai et de terminaison
- Générateur de trafic configurable pour envoyer des modèles de trafic de test
IP des interfaces de mémoire externe en action FPGA Agilex™ 5
Regardez la démo sur les interfaces de mémoire externe haute vitesse que nous proposons sur les appareils Agilex 5.
Autres ressources
Trouvez des produits IP
Trouvez les cœurs de propriété intellectuelle pour FPGA Altera® qui répondent à vos besoins.
Assistance technique
Pour obtenir de l’assistance technique sur ce cœur IP, veuillez consulter les ressources d’assistance ou assistance Intel® Premier. Vous pouvez également rechercher des rubriques connexes sur cette fonction dans le centre de connaissances et les communautés.
Évaluation et achat de produits IP
Mode d'évaluation et informations d'achat concernant les cœurs de propriété intellectuelle pour FPGA Altera®.
IP Base Suite
Licences gratuites des cœurs IP pour FPGA Altera® avec une licence active pour le logiciel Quartus® Prime édition Standard ou Pro.
Exemples de modèles
Téléchargez des exemples et des modèles de conception pour dispositifs FPGA Altera®.
Contact commercial
Contactez le service commercial pour discuter de vos besoins en matière de conception et d'accélération de produits FPGA Altera®.