PCIe* Hard IP R-Tile

R-Tile est une tuile d’accompagnement FPGA qui prend en charge les configurations jusqu’à PCIe 5.0 x16 en modes Point de terminaison, Port racine et Contournement de couche de transaction. Les configurations PCIe 3.0, 4.0 et 5.0 sont nativement prises en charge. R-Tile prend également en charge jusqu'à 16 canaux SerDes via une interface PHY pour PCIe (PIPE) 5.1.1 en mode Architecture SerDes.

PCIe* Hard IP R-Tile

Tuile d'accompagnement dans les dispositifs FPGA Agilex™ 7 séries I et M

  • Disponible en tant qu'IP matérielle (HIP) sur R-Tile
    • Pile de protocoles complète mise en œuvre sous forme d'IP matérielle avec capacité de contourner la couche de transaction
  • Performances PCIe 5.0 x16 complètes et cœur IP conforme à la norme PCI-SIG
  • Mélanger l'IP matérielle et l'IP logicielle pour PCI Express permet d'optimiser la flexibilité, les performances et la productivité
IP Inclus dans le logiciel de conception Prime Quartus® Codes de commande
PCIe* Hard IP R-Tile Oui Aucun code de commande requis
Tout voir Voir moins

Conformité aux normes et aux spécifications

  • Spécifications de base PCIe 5.0. Rév. 5.0, 1.0
  • Spécifications de PIPE Serdes (SerDes-mode) 5,1
  • L'IP matérielle R-Tile PCIe a passé les tests de conformité PCI-SIG lors de l'atelier du 22 avril. Reportez-vous à la liste des intégrateurs PCI-SIG

Caractéristiques

  • Comprend une pile de protocoles complète, notamment les couches de transaction, de liaison de données et physiques, mise en œuvre comme IP renforcée
  • Prise en charge du mode PIPE
  • Prise en charge native des configurations PCIe 5.0/4.0/3.0 avec prise en charge des configurations 2.0/1.0 via le lien down-training
  • Prend en charge les modes Port racine et Point de terminaison
  • Prise en charge du mode TL-Bypass pour activer la fonctionnalité port UP ou port Down afin de travailler avec l'IP de commutation PCIe basée sur fabric
  • Différents modes multiliens EP, RP dans des configurations de largeur inférieure x4, x8 disponibles
  • Options de bifurcation multiples
  • Prend en charge le mono canal virtuel
  • Capacité de chargement maximale (MPS) de 512 octets
  • Taille de lecture maximale (MRRS) de 4 096 octets (4 Ko)
  • Prise en charge de divers modes de synchronisation : horloge de référence commune (refclk), horloge de référence indépendante (refclk) avec et sans spectre étalé (SRIS, SRNS)
  • Rapport d'erreur avancé
  • Gestion du temps de précision (TPM)
  • Prend en charge les états d'alimentation PCIe D0 et D3
  • Prend en charge le mode IP matérielle autonome qui permet à l'IP matérielle PCIe de communiquer avec l'hôte avant que la configuration du FPGA et l'entrée en mode utilisateur ne soient terminées
  • Configuration du cœur FPGA via la liaison PCIe (CVP Init et CVP Update) et reconfiguration partielle (PR) via la liaison PCIe

Caractéristiques multifonctions et virtualisation

  • Prise en charge de SR-IOV (8 PF, 2K VFs pour chaque point de terminaison)
  • Prise en charge de VirtIO via l'interface d'interception de configuration
  • Prise en charge évolutive des E/S et de la mémoire virtuelle partagée (SVM)
  • Service de contrôle d'accès (ACS)
  • Interprétation du routage alternatif-ID (ARI)
  • Réinitialisation du niveau de fonction (FLR)
  • Prise en charge de l'indice de traitement TLP (TPH)
  • Services de traduction d'adresses (ATS)
  • ID de l'espace d'adressage du processus (PasID)

Caractéristiques de l'interface utilisateur

  • Avalon® Streaming Interface (Avalon-ST)
  • Interface de paquets utilisateur avec en-tête, données et préfixe séparés
  • Interface de paquets utilisateur quadruple segmentée, capable de gérer jusqu'à quatre TLP dans un cycle donné (cœur x16 uniquement)
  • Prise en charge étendue des tags
  • Prise en charge des tags 10 bits (768 tags en circulation (x16) /512 tags en circulation (x4/x8) maximum à tout moment, toutes fonctions confondues)

IP complémentaires

Caractéristiques de débogage IP

  • Fonctionnalités du kit d'outils de débogage :
  • Informations sur le protocole et l'état de la liaison
  • Capacités de débogage de base et avancées, notamment l'accès aux registres PMA et la vue d'ensemble

Support du pilote

  • Pilotes de l'appareil Linux

Autres ressources

Trouvez des produits IP

Trouvez les cœurs de propriété intellectuelle pour FPGA Altera® qui répondent à vos besoins.

Assistance technique

Pour obtenir de l’assistance technique sur ce cœur IP, veuillez consulter les ressources d’assistance ou assistance Intel® Premier. Vous pouvez également rechercher des rubriques connexes sur cette fonction dans le centre de connaissances et les communautés.

Évaluation et achat de produits IP

Mode d'évaluation et informations d'achat concernant les cœurs de propriété intellectuelle pour FPGA Altera®.

IP Base Suite

Licences gratuites des cœurs IP pour FPGA Altera® avec une licence active pour le logiciel Quartus® Prime édition Standard ou Pro.

Exemples de modèles

Téléchargez des exemples et des modèles de conception pour dispositifs FPGA Altera®.

Contact commercial

Contactez le service commercial pour discuter de vos besoins en matière de conception et d'accélération de produits FPGA Altera®.

Voir plus Voir moins
Comparatif de produits