PCIe Hard IP F-Tile

F-Tile Intel® Hard IP prend en charge PCIe* 4.0 en mode Point de terminaison, Port racine et TLP Bypass. Elle prend également en charge les interfaces Avalon® streaming. F-Tile sert de tuile complémentaire pour les dispositifs Intel Agilex™.

F-Tile est le successeur de P-Tile et prend en charge de manière native les configurations PCIe 3.0 et 4.0.

Lire le guide de l'utilisateur F-Tile Avalon® Streaming Intel® FPGA IP pour PCIe ›

Lire le guide de l'utilisateur des exemples de conception F-Tile Avalon® Streaming Intel® FPGA IP pour PCIe ›

PCIe Hard IP F-Tile

Conformité aux normes et aux spécifications

  • Révision 4.0 de la spécification de base PCIe
  • Spécification de virtualisation et de partage des E/S root unique, Rev 1.1
  • Services de traduction d'adresses, Révision 1.1
  • Interface PHY pour les architectures PCIe, version 4.0
  • Périphérique d'E/S virtuel (VIRTIO) Version 1.0

Caractéristiques

  • Comprend une pile de protocoles complète, notamment les couches de transaction, de liaison de données et physiques, mise en œuvre comme IP renforcée.
  • Prend en charge de manière native les configurations PCIe* 4.0/3.0 avec prise en charge des configurations 1.0/2.0 par le biais d'un lien down-training.
  • Prend en charge les modes Port racine et Point de terminaison.
  • Prise en charge du mode TL-Bypass pour activer la fonctionnalité port UP ou port Down afin de travailler avec l'infrastructure PCI Switch IP.
  • Prend en charge divers modes de Point de terminaison et de Port racine à liaisons multiples dans des configurations x8 et x4 de plus faible largeur.
  • Prend en charge jusqu'à 512 octets de capacité de chargement maximale (MPS).
  • Prend en charge jusqu'à 4096 octets (4 Ko) de taille de lecture maximale (MRRS).
  • Prend en charge le mono canal virtuel (VC).
  • Prend en charge les plages d'expiration des délais d'achèvement par le biais de l'interface d'expiration des délais d'achèvement.
  • Opérations atomiques (FetchAdd/Swap/CAS).
  • Prise en charge de divers modes de synchronisation : Common Reflect, Independent Refclks avec et sans spectre étalé (SRIS, SRNS).
  • Rapport d'erreur avancé PCIe*.
  • Génération et vérification de l'ECRC.
  • Protection de parité du bus de données.
  • Prend en charge les états d'alimentation PCIe D0 et D3.
  • Ajustement des marges de voies à réception.
  • Détection de la présence de retimers.
  • Prend en charge le mode IP matérielle autonome qui permet à l'IP matérielle PCIe de communiquer avec l'hôte avant que la configuration du FPGA et l'entrée en mode utilisateur ne soient terminées.
  • Configuration du cœur FPGA via la liaison PCIe (CVP Init et CVP Update).

Caractéristiques multifonctions et virtualisation

  • Prise en charge SR-IOV (8 PF, 2K VF pour chaque point de terminaison).
  • Prise en charge VirtIO via l'interface d'interception de configuration.
  • Prise en charge des E/S évolutives et de la mémoire virtuelle partagée (SVM, Shared Virtual Memory) (à venir).
  • Service de contrôle d'accès (ACS, Access control service).
  • Interprétation alternative du routage-ID (ARI, Alternative routing-ID interpretation).
  • Réinitialisation du niveau de fonction (FLR, Function level reset).
  • Prise en charge de l'indice de traitement TLP (TPH).
  • Prise en charge des services de traduction d'adresses (ATS, Address Translation Services).
  • ID de l'espace d'adressage du processus (PasID, Process address space ID).

Caractéristiques de l'interface utilisateur

  • Interface Avalon® streaming (Avalon-ST)
  • Interface de paquets utilisateur avec en-tête, données et préfixe séparés.
  • Interface de paquet utilisateur à double segmentation avec la possibilité de gérer jusqu'à deux TLP dans un cycle donné (cœur x16 uniquement).
  • Prise en charge étendue des tags.
  • Prise en charge des tags 10 bits (768 tags en circulation (x16) / 512 tags en circulation (x8/x4) maximum à tout moment, toutes fonctions confondues).

IP complémentaires

Caractéristiques de débogage IP

  • Kit d'outils de débogage comprenant les caractéristiques suivantes :
  • Informations sur le protocole et l'état de la liaison.
  • Capacités de débogage de base et avancées, notamment l'accès aux registres PMA et la vue d'ensemble.

Support du pilote

  • Pilotes d'appareils Linux.

Statut IP

Statut de commande

Aucun code de commande requis
Tout voir Voir moins

Autres ressources

Trouvez des produits IP

Trouvez les cœurs de propriété intellectuelle (IP) Intel® FPGA qui répondent à vos besoins.

Assistance technique

Pour obtenir une assistance technique sur ce cœur IP, veuillez consulter les ressources d'assistance ou l'assistance Intel® Premier. Vous pouvez également rechercher des rubriques connexes sur cette fonction dans le centre de connaissances et les communautés.

Évaluation et achat de produits IP

Mode d'évaluation et informations d'achat pour les cœurs de propriété intellectuelle Intel® FPGA.

Concevoir avec Intel® FPGA IP

En savoir plus sur la conception avec Intel® FPGA IP, une grande sélection de cœurs prêts à l'emploi optimisés pour les FPGA Intel®.

IP Base Suite

Licences de cœur IP Intel FPGA gratuites avec une licence Quartus® Prime édition Standard ou Pro active.

I-Tested

Intel attribue la certification interoperability-tested ou I-Tested aux cœurs IP Intel FPGA vérifiés ou aux cœurs IP Intel FPGA des membres du réseau Intel FPGA Design Solutions Network.

IP partenaire Intel® FPGA

Parcourez le catalogue des cœurs de propriété intellectuelle Intel® FPGA partenaire sur la Plateforme de solutions Intel®.

Exemples de modèles

Téléchargez des exemples et des modèles de conception pour les appareils Intel® FPGA.

Certifications IP

Intel s'engage à fournir des cœurs de propriété intellectuelle qui fonctionnent de manière fluide avec les outils ou spécifications d'interfaces Intel® FPGA.

Contact commercial

Contactez le service commercial pour vos besoins en matière de conception et d'accélération du produit Intel® FPGA.

Voir plus Voir moins
Comparatif de produits