FPGA Intel® IP Ethernet 25G

Ce cœur IP met en œuvre la spécification Ethernet 25G et 50G, version préliminaire 1.4 issue du Consortium 25 Gigabit Ethernet. Le cœur IP comprend une option permettant de prendre en charge le transport unidirectionnel, tel que défini dans la Clause 66 de la norme Ethernet IEEE 802.3-2012. L'interface côté client de la sous-couche MAC pour le cœur IP 25GbE est une interface Avalon® partage (Avalon-ST) 64 bits. Elle correspond à un émetteur-récepteur de 25,78125 Gbit/s. Le cœur IP comprend en option la correction d'erreurs de transfert (FEC) de Reed-Solomon pour la prise en charge du câble DAC (direct attach copper).

Lire le manuel d'utilisation du FPGA Intel® Arria® 10 IP Ethernet 25G ›

Lire le manuel d'utilisation du FPGA Intel® Stratix® 10 IP Ethernet 25G ›

Lire le guide de l'utilisateur de l'exemple de conception du FPGA Intel® Arria® 10 IP Ethernet 25G ›

Lire le manuel d'utilisation de l'exemple de conception du FPGA Intel® Stratix® 10 IP Ethernet 25G ›

FPGA Intel® IP Ethernet 25G

Le cœur IP du FPGA Intel Ethernet 25G, accompagné de différentes fonctionnalités en option, est également disponible en tant qu'IP matériel sur les appareils Intel® Stratix® 10 avec E-Tiles. Consultez la page IP matériel E-Tile pour Ethernet pour en savoir plus.

Caractéristiques

PHY :

  • Une logique PCS logicielle qui s'interface de manière transparente avec le FPGA Intel® Stratix® 10 à 25,78125 Gbit/s ou les émetteurs-récepteurs série à 10,3125 Gbit/s.
  • Prise en charge de la reconfiguration dynamique entre les débits de données Ethernet de 25,78125 Gbit/s et 10,3125 Gbit/s.
  • Correction d'erreur de transfert (FEC) Reed-Solomon en option.

Contrôle de la structure de trames :

  • Prise en charge des paquets jumbo, définis comme des paquets de plus de 1 500 octets.
  • Contrôle de la suppression et du passage par redondance cyclique (CRC) RX (réception).
  • Génération et insertion du CRC TX (transmission)
  • Option de passage du préambule RX et TX pour les applications qui nécessitent un transfert d'informations de gestion des utilisateurs propriétaire.
  • Remplissage de trame automatique TX pour respecter la longueur minimum de 64 octets de la trame Ethernet.

Surveillance et statistiques des trames :

  • Vérification du CRC RX et rapport d'erreurs.
  • Vérification des paquets malformés RX conformément à la spécification IEEE.
  • Compteurs de statistiques en option.
  • La signalisation des pannes en option détecte et signale les pannes locales et génère des pannes à distance, avec prise en charge de la clause 66 de la norme Ethernet IEEE 802.3ba-2012.
  • Transport Unidirectionnel tel que défini dans la Clause 66 de la norme Ethernet IEEE 802.3-2012.

Contrôle de flux :

  • Norme IEEE 802.3 Clause 31 et contrôle de flux IEEE 802.1Qbb basé sur la priorité.

Prise en charge du protocole PTP (precision time protocol) :

  • Prise en charge du protocole de synchronisation de l'horloge de précision (1588 PTP) de la norme IEEE 1588-2008. Cette fonctionnalité prend en charge la vitesse de fonctionnement de PHY avec une précision d'horodatage constante de ± 3 ns et une précision d'horodatage dynamique de ± 1 ns.

Débogage et testabilité :

  • Retour de boucle local du PMA (TX à RX) en série programmable à l'émetteur-récepteur en série pour les tests d'autodiagnostic.
  • Capacité d'insertion d'erreurs TX.
  • Accès à ADME (Altera Debug Master Endpoint) en option pour le débogage de la liaison série ou la surveillance de l'intégrité du signal PHY.

Interfaces système utilisateur :

  • Interface de gestion Avalon-MM (Avalon® Memory-Mapped) permettant d'accéder aux registres de contrôle et d'état du cœur IP.
  • L'interface de chemin de données Avalon® Streaming (Avalon-ST) se connecte à la logique du client.
  • Latence de 0 ou 3 cycles d'horloge prête à être configurée pour l'interface Avalon-ST TX.
  • Contrôle de réinitialisation matériel et logiciel

Statut IP

Statut

Production
Codes de commande

FPGA Intel® IP Ethernet 25G

IP-25GEUMACPHY (Arria® 10)
IP-25GEUMACPHY (Intel® Stratix® 10) – Pas de FEC, pas de prise en charge PTP
IP-25GEUMACPHYF (Intel® Stratix® 10) – Pas de FEC, avec prise en charge PTP
IP-25GEUMACPHYFC (Intel® Stratix® 10) – Avec FEC, pas de prise en charge PTP
IP-25GEUMACPHYFFC (Intel® Stratix® 10) – Avec FEC, avec prise en charge PTP
Tout voir Voir moins

Autres ressources

Trouvez des produits IP

Trouvez les cœurs de propriété intellectuelle (IP) Intel® FPGA qui répondent à vos besoins.

Assistance technique

Pour obtenir une assistance technique sur ce cœur IP, veuillez consulter les ressources d'assistance ou l'assistance Intel® Premier. Vous pouvez également rechercher des rubriques connexes sur cette fonction dans le centre de connaissances et les communautés.

Évaluation et achat de produits IP

Mode d'évaluation et informations d'achat pour les cœurs de propriété intellectuelle Intel® FPGA.

Concevoir avec Intel® FPGA IP

En savoir plus sur la conception avec Intel® FPGA IP, une grande sélection de cœurs prêts à l'emploi optimisés pour les FPGA Intel®.

IP Base Suite

Licences de cœur IP Intel FPGA gratuites avec une licence Quartus® Prime édition Standard ou Pro active.

I-Tested

Intel attribue la certification interoperability-tested ou I-Tested aux cœurs IP Intel FPGA vérifiés ou aux cœurs IP Intel FPGA des membres du réseau Intel FPGA Design Solutions Network.

IP partenaire Intel® FPGA

Parcourez le catalogue des cœurs de propriété intellectuelle Intel® FPGA partenaire sur la Plateforme de solutions Intel®.

Exemples de modèles

Téléchargez des exemples et des modèles de conception pour les appareils Intel® FPGA.

Certifications IP

Intel s'engage à fournir des cœurs de propriété intellectuelle qui fonctionnent de manière fluide avec les outils ou spécifications d'interfaces Intel® FPGA.

Contact commercial

Contactez le service commercial pour vos besoins en matière de conception et d'accélération du produit Intel® FPGA.

Voir plus Voir moins
Comparatif de produits