FPGA Intel® IP Ethernet 1 /10 G PHY
Le cœur FPGA Intel® IP Ethernet 1 G/10G PHY prend en charge la fonctionnalité de la sous-couche de codage physique (PCS) standard et de la PCS 10 G à débit plus élevé avec une fixation de support physique (PMA) appropriée. Le PCS standard met en œuvre le protocole 1 GbE, tel que défini dans la Clause 36 de la norme IEEE 802.3 2005. Il prend également en charge la négociation automatique, telle que définie dans la clause 37 de la norme IEEE 802.3 2005. Le PCS 10 G met en œuvre le protocole Ethernet 10 G tel que défini dans la norme IEEE 802.3 2005.
Lire le guide de l'utilisateur du cœur IP de l'émetteur-récepteur série V PHY ›
Lire le manuel d'utilisation de l'émetteur-récepteur Intel® Arria® 10 PHY ›
FPGA Intel® IP Ethernet 1 /10 G PHY
L'utilisateur peut passer dynamiquement du PCS 1G au PCS 10G en utilisant le cœur FPGA Intel® IP pour contrôleur de reconfiguration d'émetteur-récepteur pour reprogrammer le cœur. Ce cœur IP cible les applications 1 G/10 GbE, notamment les interfaces réseau vers les modules enfichables SFP+ dual speed 1 G/10 GbE, des appareils PHY externes 1 G/10 GbE cuivre 10GBASE-T destinés à alimenter des câbles de paires torsadées blindées CAT 6/7 et des interfaces puces à puce.
Caractéristiques
- SGMII / 1000BASE-X / 10GBASE-R (10M-10 Gb) Ethernet et PMA.
- Interface interne directe avec Intel® FPGA 1G/10GbE (10M-10GbE) MAC pour une solution à puce unique complète.
- Débit de données 1G/10 Go sélectionnables par l’utilisateur pendant l’exécution ou la détection automatique de la vitesse (détection parallèle) entre 1 Gb et 10 Gb et reconfiguration par PHY, ou sélection de débit de données 10/1000 Mo avec fonction de négociation automatique Ethernet.
- Options 10 GbE, 1G/10 GbE et 10 GbE (SGMII/1G/10 GbE).
- Option IEEE 1588 v2.
- Option Ethernet synchrone (Sync-E).
- Émetteur-récepteur en série de récupération d’horloge et de données (CDR), exposé au Tissu FPGA pour l’acheminement vers une boucle à verrouillage de phase (PLL) Sync-E plus propre à la gigue.
- Séparer l’émetteur (TX) et le récepteur (RX) de l’émetteur-récepteur série PLL pour permettre à la PLL externe optionnelle de nettoyage de gigue Sync-E d’alimenter l’horloge nettoyée à l’entrée de l’horloge de référence TX PLL.
- Détection de l'état de défaillance de la liaison de réception.
- Retour de boucle local en série de l'émetteur au récepteur au niveau de l'émetteur-récepteur série à des fins d'auto-test.
- Interfaces Système interne hautes performances
- Interfaces XGMII et à débit de données unique (SDR) XGMII à 1G/10 GbE (10M-10 GbE), 8 bits à 125 MHz, et 72 bits à 156,25 MHz respectivement pour le transfert de données.
- Interface 32 bits Intel® FPGA Avalon® Memory-Mapped (Avalon-MM) pour la gestion de l’esclave.
Statut IP
Statut |
Production |
Codes de commande |
|
FPGA Intel® IP Ethernet 1 /10 G PHY |
IP-10GBASEKRPHY |
Émetteur-récepteur série V PHY cœur IP |
IP-10GMRPHY |
Voir aussi…
Documentation
- Solution PHY complète 1G/10 GbE et 10 GbE disponible pour démarrer rapidement votre conception.
- Niveau de transfert de registre (RTL, Register transfer level) et simulation fonctionnelle post-fit pour les simulateurs Verilog HDL et VHDL pris en charge par Intel® FPGA.
- 1 BE et 10 GbE et 10 GbE MAC et 1 G/10 GbE et 10 GbE et 10 GbE PHY et exemple de conception.
- Configuration et génération via un éditeur de paramètres basé sur une interface graphique.
- Les performances typiques attendues et les chiffres d'utilisation des ressources pour ce cœur IP sont fournis dans le guide de l'utilisateur du cœur IP de l'émetteur-récepteur série V PHY.
- Notes de version Intel® FPGA IP ›
Cartes de développement
Gestion des dispositifs
- Les configurations 10M à 1G sont prises en charge sur FPGA équipées de émetteurs-récepteurs.
- Les configurations 1 G/10 G sont prises en charge sur :
- FPGA Intel® Arria® 10 ›
- FPGA Stratix® V ›
- FPGA Arria® V ›
- FPGA Stratix® IV ›
Autres ressources
Trouvez des produits IP
Trouvez les cœurs de propriété intellectuelle pour FPGA Altera® qui répondent à vos besoins.
Assistance technique
Pour obtenir de l’assistance technique sur ce cœur IP, veuillez consulter les ressources d’assistance ou assistance Intel® Premier. Vous pouvez également rechercher des rubriques connexes sur cette fonction dans le centre de connaissances et les communautés.
Évaluation et achat de produits IP
Mode d'évaluation et informations d'achat concernant les cœurs de propriété intellectuelle pour FPGA Altera®.
IP Base Suite
Licences gratuites des cœurs IP pour FPGA Altera® avec une licence active pour le logiciel Quartus® Prime édition Standard ou Pro.
Exemples de modèles
Téléchargez des exemples et des modèles de conception pour dispositifs FPGA Altera®.
Contact commercial
Contactez le service commercial pour discuter de vos besoins en matière de conception et d'accélération de produits FPGA Altera®.