Contrôle de parité à faible densité 5G
Les codes de contrôle de parité à faible densité (LDPC) sont des codes de correction d'erreurs linéaires qui permettent de transmettre des messages sur des canaux bruyants. Le processeur FPGA Intel 5G Low-Density Parity Check (LDPC) d'Intel est un codeur ou décodeur à haut débit conforme à la spécification 5G du 3rd Generation Partnership Project (3GPP). Les codes LDPC offrent une plus grande efficacité spectrale et prennent en charge le haut débit pour la nouvelle radio 5G (NR). Avec la flexibilité d'Intel FPGA , les diverses configurations peuvent être conçues et mises en œuvre et reconçues pour prendre en charge tout changement de graphiques de base et de taux de code, Z et la largeur LR