FIR II Intel® FPGA IP Core
Le noyau IP Intel FIR II fournit une fonction de filtre à réponse impulsionnelle finie (FIR) entièrement intégrée et optimisée pour une utilisation avec les dispositifs FPGA Intel. Le noyau FIR II IP dispose d’un éditeur de paramètres interactif qui vous permet de créer facilement des filtres FIR personnalisés. L'éditeur de paramètres produit des fichiers de modèles de simulation fonctionnelle IP à utiliser avec les simulateurs Verilog HDL et VHDL. Vous pouvez utiliser l'éditeur de paramètres pour mettre en œuvre une variété de types de filtres, notamment la décimation unique, l'interpolation et les filtres à taux fractionné.
Lire le guide de l'utilisateur du FIR II Intel FPGA IP core ›