Intel® FPGA IP Polar 5G

Intel® FPGA IP Polar 5G implémente un encodeur/décodeur à correction d'erreur directe (FEC) basé sur des codes polar conformes à la spécification 5G du 3GPP (3rd Generation Partnership Project) pour une intégration dans votre conception sans fil. Les codes polar représentent une classe émergente de correction d'erreur qui répond aux exigences de débit élevé de la technologie 5G NR.

Manuel d'utilisation d'Intel® FPGA IP Polar 5G ›

Intel® FPGA IP Polar 5G

Présentation de l'encodeur/décodeur Intel® FPGA IP Polar 5G.

Caractéristiques du produit

Fonctionnalité IP

  • Encodage et décodage pris en charge
  • Longueur du bloc de code, taux de code, emplacement des bits gelés et des bits de contrôle de parité configurables en cours d'exécution, reconfigurés en option pour chaque bloc de code
  • La longueur du bloc de code peut être de 32, 64, 128, 256, 512 ou 1024
  • Allocation de bits intégrée en option avec le décodeur Polar en liaison montante ou le codeur Polar en liaison descendante
  • CRC en option, notamment CRC6, 11, 16, 24a, 24b et 24c
  • Format DCI en option avec brouillage RNTI pour CRC24c
  • Entrelacement/désentrelacement en option
  • Schéma de décodage de l'algorithme SCL, taille de liste configurable au moment de la compilation, au choix entre 4 et 8
  • La mise en mémoire tampon de la sortie du décodeur permet de recevoir le résultat pendant que le décodeur traite le bloc de données suivant

Spécifications des performances

  • Conforme à la spécification 3GPP 5G Polar
  • Chiffres de performances détaillés dans le manuel d'utilisation

Interfaces utilisateur et système

  • Interfaces d'entrée et de sortie Avalon®-Streaming (Avalon-ST)

Capacités de débogage et de test

  • Fournit des modèles C et MATLAB au bit près pour la simulation des performances et la génération de vecteurs de test RTL.
  • Testbench et design d'exemples disponible

Statut IP

Code de commande Statut
IP-5G-POLAR Production
Tout voir Voir moins
Comparatif de produits