5G LDPC Intel® FPGA IP

Les codes de contrôle de parité à faible densité (LDPC) sont des codes de correction d'erreurs linéaires qui permettent de transmettre et de recevoir des messages sur des canaux bruyants. Les 5G LDPC FPGA IP et LDPC-V Intel® FPGA IP mettent en œuvre des codes LDPC conformes à la spécification 5G du 3GPP (3rd Generation Partnership Project) pour une intégration dans votre conception sans fil. Les codes LDPC offrent une plus grande efficacité spectrale que les codes Turbo et prennent en charge le haut débit pour la 5G NR.

La 5G LDPC-V IP est une IP de codage de canal complète, optimisée pour les réseaux d'accès radio virtuels (vRAN) et qui comprend le cœur IP LDCP 5G.

Manuel d'utilisation de la 5G LDPC Intel® FPGA IP ›

Manuel d'utilisation de la 5G LDPC-V Intel® FPGA IP ›

5G LDPC Intel® FPGA IP

Présentation de l'encodeur/décodeur 55G LDPC-V Intel® FPGA IP.

Caractéristiques du produit

Fonctionnalité IP

  • Encodage et décodage pris en charge
  • Module de vérificateur CRC (CRC24B sans concaténation)
  • Outil de rate matching
  • longueur de code modifiable par bloc et taux de code
  • Option 5G LDPC-V Lite pour une utilisation réduite des ressources
  • Amélioration des performances en matière de taux d'erreur de bloc (BLER) pour des rapports signal/bruit (SNR) très fiables dans les communications ultra-fiables à faible latence (URLLC)
  • Outil de derate matching
  • Par bloc HARQ passable
  • Module CRC de segmentation de blocs de code (CRC24B sans concaténation)
  • Longueur de code modifiable par bloc, taux de code et nombre maximum d'itérations
  • Précision d'entrée configurable
  • Architecture de programmation du décodeur en couches pour doubler la vitesse de convergence par rapport à une architecture sans couches
  • Arrêt prématuré basé sur la vérification du syndrome en utilisant quatre couches ou un syndrome complet après chaque itération

Spécifications de performance

  • Conforme à la spécification 3GPP 5G LDPC
  • Aucune mémoire externe n'est requise

Interfaces utilisateur et système

  • Interfaces d'entrée et de sortie Avalon®-Streaming (Avalon-ST)

Capacités de débogage et de test

  • Fournit des modèles C et MATLAB au bit près pour la simulation des performances et la génération de vecteurs de test RTL.
  • Testbench et design d'exemples disponible

Statut IP

Code de commande Statut
LDPC : IP-5G-LDPC Production
LDPC-V : IP-LDPCV Production
Tout voir Voir moins

Autres ressources

Trouvez des produits IP

Trouvez les cœurs de propriété intellectuelle pour FPGA Altera® qui répondent à vos besoins.

Assistance technique

Pour obtenir de l’assistance technique sur ce cœur IP, veuillez consulter les ressources d’assistance ou assistance Intel® Premier. Vous pouvez également rechercher des rubriques connexes sur cette fonction dans le centre de connaissances et les communautés.

Évaluation et achat de produits IP

Mode d'évaluation et informations d'achat concernant les cœurs de propriété intellectuelle pour FPGA Altera®.

IP Base Suite

Licences gratuites des cœurs IP pour FPGA Altera® avec une licence active pour le logiciel Quartus® Prime édition Standard ou Pro.

Exemples de modèles

Téléchargez des exemples et des modèles de conception pour dispositifs FPGA Altera®.

Contact commercial

Contactez le service commercial pour discuter de vos besoins en matière de conception et d'accélération de produits FPGA Altera®.

Voir plus Voir moins
Comparatif de produits