Logiciels de conception Quartus® Prime
L'environnement de conception intuitif et très performant. De la saisie et de la synthèse de conception à l'optimisation, la vérification et la simulation, le logiciel de conception Quartus® Prime permet des capacités accrues sur les appareils comportant plusieurs millions d'éléments logiques. De quoi offrir aux concepteurs la plateforme idéale pour répondre aux opportunités de design de nouvelle génération.
Platform Designer
Platform Designer est un outil d'intégration système inclus dans le logiciel Quartus® Prime. Il génère automatiquement une logique d'interconnexion pour connecter les fonctions et les sous-systèmes de propriété intellectuelle (IP) : de quoi économiser beaucoup de temps et d'efforts lors du processus de conception de FPGA.
Conception basée sur bloc
Concevoir, mettre en œuvre et vérifier les blocs du cœur ou de la périphérie une seule fois, puis réutiliser ces blocs plusieurs fois dans le cadre de différents projets utilisant le même appareil.
Reconfiguration partielle
Reconfigurer dynamiquement une partie du FPGA tout en conservant le reste de la conception du FPGA.
Planificateur de partition de conception
Une partition de conception est une limite logique nommée et hiérarchique que vous pouvez attribuer à une instance de votre conception. La définition d'une partition de conception vous permet d'optimiser et de verrouiller les résultats de la compilation pour différents blocs.
Planificateur de puce
Le planificateur de puce vous permet de simplifier la planification d'étage en vous permettant de visualiser et de contraindre la logique de conception dans un affichage visuel des ressources de la puce FPGA. Vous pouvez utiliser le planificateur de puces pour visualiser et modifier l'emplacement logique, les connexions et les chemins de routage après avoir exécuté le Fitter.
Planificateur d'interface
Le planificateur d'interface explore l'architecture périphérique d'un appareil et attribue efficacement les interfaces. Le planificateur d'interface empêche les affectations de broches illégales en effectuant des vérifications de l'installateur et de la légalité en temps réel.
Régions de verrouillage logique
Une région de verrouillage logique est un type puissant de contrainte de placement et de routage logique. Vous pouvez définir n'importe quelle région de ressources physiques sur l'appareil cible comme région de verrouillage logique, puis attribuer des nœuds de design et d'autres propriétés à la région.
Prise en charge du multiprocesseur (temps de compilation plus rapide)
L'utilisation de multiprocesseurs pour la compilation permet de réduire la durée de compilation en fonction du nombre de cœurs utilisés.
IP Base Suite
Intel propose des licences de production complètes pour certains de ses cœurs de propriété intellectuelle (IP) les plus utilisés dans l'Altera® FPGA IP Base Suite, disponible gratuitement avec le logiciel Quartus® Prime et Quartus® Prime Pro Edition.
Fitter (place et route)
Le Fitter du compilateur effectue le placement et le routage de la conception. Lors du placement et du routage, le Fitter détermine le meilleur placement et le meilleur routage de la logique dans l'appareil FPGA cible.
Resynchronisation du registre
La resynchronisation du registre permet d'équilibrer les chaînes de registres en synchronisant, c'est-à-dire en déplaçant, les registres ALM dans les hyper-registres de la structure de routage.
Analyseur de synchronisation
L'analyseur de synchronisation est un outil d'analyse de synchronisation puissant de type ASIC qui valide les performances de synchronisation de toute la logique de votre design à l'aide d'une méthodologie de contrainte, d'analyse et de rapport standard du secteur.
Design Space Explorer II
L'outil Design Space Explorer II vous permet de trouver les paramètres optimaux pour votre projet afin d'optimiser les ressources, les performances et la consommation d'énergie.
Analyse de l'alimentation
Les fonctionnalités d'analyse de l'alimentation comprennent les premiers estimateurs de consommation, le calculateur de puissance et de température FPGA Altera® et l'analyseur d'alimentation qui vous permettent d'estimer la consommation d'énergie.
Analyseur logique Signal Tap
L’analyseur logique Signal Tap capture et affiche le comportement du signal en temps réel dans une conception FPGA vous permettant de sonder et de déboguer le comportement des signaux internes pendant le fonctionnement normal de l’appareil, sans nécessiter de broches d’E/S supplémentaires ou d’équipement de laboratoire externe.
Boîte à outils de l'émetteur-récepteur
Le kit d'outils de l'émetteur-récepteur utilise la technologie de console système pour permettre aux concepteurs de FPGA et de cartes à valider l'intégrité du signal de liaison de l'émetteur-récepteur en temps réel dans un système et à améliorer le temps de mise en place de la carte.
Logiciel Questa*-Intel® FPGA Edition
Les éditions logicielles Questa*-Intel® FPGA et Questa*-Intel® FPGA Starter sont une version du logiciel Siemens EDA Questa* Core destinée aux appareils Altera® FPGAs.
Outil Intel® Advanced Link Analyzer
L'Intel® Advanced Link Analyzer est un outil d'analyse de pointe de la liaison gigue/bruit qui vous permet d'évaluer rapidement et facilement les performances des liaisons série à haut débit.
Intel® HLS Compiler
Le compilateur Intel® HLS est un outil de synthèse de haut niveau (HLS) qui reçoit en entrée du code C++ non optimisé et génère un code de niveau de transfert de registre (RTL) de qualité production spécialement optimisé pour les FPGA Altera®.
DSP Builder pour les FPGA Altera®
DSP Builder est un outil de conception de traitement des signaux numériques qui permet de générer des algorithmes DSP en langage de description de matériel directement à partir de l'environnement MathWorks Simulink sur des FPGA Altera®.
Processeurs softcore Nios® pour FPGA Altera®
Les processeurs softcore Nios® sont conçus spécifiquement pour les FPGA Altera®. La série de processeurs logiciels est adaptée à une large gamme d'applications d'informatique embarquée, du traitement du signal numérique au contrôle du système.
L'Altera® SoC FPGA Embedded Development Suite (EDS)
L'Altera® SoC FPGA EDS est une suite d'outils complète pour le développement de logiciels embarqués sur les FPGA SoC Altera®. Elle comprend des outils de développement, des programmes utilitaires, des logiciels d'exécution et des exemples d'application.