Logiciels de conception Quartus® Prime
L'environnement de conception intuitif et très performant. De la saisie et de la synthèse de conception à l'optimisation, la vérification et la simulation, le logiciel de conception Quartus® Prime permet des capacités accrues sur les appareils comportant plusieurs millions d'éléments logiques. De quoi offrir aux concepteurs la plateforme idéale pour répondre aux opportunités de design de nouvelle génération.
Des PC portables qui répondent à tous vos besoins de design pour les FPGA, SoC et CPLD Altera®
Regardez comment concevoir avec le logiciel de conception Quartus Prime.
Nouveautés de la version 25.1
Prise en charge des appareils Agilex
- Ajout de la prise en charge d’Agilex™ 3 FPGA de la série C.
- Prise en charge supplémentaire pour les appareils Agilex™ 5 FPGA.
- Prise en charge d’appareils supplémentaires pour les séries Agilex™ 7 FPGAs F, I et M.
Améliorations
- Amélioration des performances du cœur Nios V/g.
- Réduction de surface de 8 % avec Nios cœur V/c.
- Ashling RiscFree VS Code Extension - Développez avec Nios® V dans VS Code.
- TinyML Example Design – Ajoutez l’apprentissage automatique à FPGA conceptions.
- Conceptions de référence Linux – Éditions standard et régulières pour le développement Linux.
- Xen Hypervisor Support – Exécutez des applications FPGA virtualisées.
- Prise en charge des RTOS – Zephyr et Bare Metal sont désormais pris en charge ; FreeRTOS bientôt disponible.
- Améliorations du programme d’installation – Configuration plus rapide et plus flexible avec installation parallèle et sélection dynamique des composants pour réduire le temps d’installation et optimiser l’espace disque.
- Débogage en continu – Débogage matériel à grande vitesse avec transfert de données efficace en temps réel, configurable via Signal Tap (STP).
- Quartus Prime Pro 25.1 – Introduit les modèles fonctionnels (BFM) de bus AXI4 natifs Altera pour améliorer les performances de simulation et faciliter l’intégration, permettant une transition transparente avec un minimum de modifications.
- Simulation IP du protocole émetteur-récepteur amélioré : prise en charge améliorée de protocoles tels que PCIe, Ethernet, Serial Lite et JESD, avec des modèles bêta pour Ethernet et PCIe en 25.1 et une simulation et une vérification jusqu’à 50 % plus rapides.
Autres fonctionnalités et améliorations
- Images conteneurisées pour Quartus Prime Design Suite (QPDS) : disponibles sur Docker Hub pour faciliter le déploiement et la compatibilité avec le Cloud.
- Améliorations de l’analyse de synchronisation statique – Fermeture de conception plus intelligente avec une catégorisation des pannes plus claire, un nouveau résumé séparant les résultats de la synchronisation et de l’assistant de conception, prise en charge des chemins de fichiers SDC relatifs pour améliorer la portabilité et contrôles MTBF à grain fin via un réglage du taux de basculement.
- Améliorations de l’inférence RAM – Prise en charge améliorée de la synthèse, notamment l’inférence automatique de RAM simple à quatre ports et la prise en charge complète des configurations compatibles avec les octets (5, 8, 9 et 10 bits), permettant un contrôle précis pour écrire des octets individuels dans un mot.
- Amélioration des filtres de recherche du localisateur de nœuds afin d’inclure différents types d’interface pour des requêtes de recherche plus rapides.
Nouveautés de FPGA AI Suite version 25.1
Prise en charge des appareils et des plateformes de développement :
- Assistance bêta d’Agilex™ 3
- Générez une IP d’inférence à partir de FPGA AI Suite en utilisant Agilex™ 5 comme machine cible dans le fichier de configuration arch.
- Exemple d’assistance à la conception sur le kit de développement modulaire Agilex™ 5 FPGA série E 065B.
- Conception d’exemple de SOC avec ARM comme hôte.
- Conception d’exemple d’attachement JTAG sans hôte.
- Assistance limitée à 2 ans pour les versions de Quartus Prime Pro.
Fonctionnalités et améliorations de FPGA AI Suite
- Nouvelle transformation de mise en page intégrée à l’IP d’inférence IA : prend en charge le pliage et la configurabilité au moment de l’exécution.
- L’estimateur de performances prend l’entrée de l’utilisateur de la bande passante mémoire externe disponible.
- Auparavant, l’estimateur de performances supposait une bande passante mémoire qui ne pouvait pas être ajustée par l’utilisateur.
- Utile pour les utilisateurs qui conçoivent pour des appareils plus petits comme Agilex 5/3 qui pourraient avoir une bande passante mémoire limitée.
- FPGA AI Suite 25.1 passe à la OpenVINO 2024.6.
Mises à jour sur les modèles d’IA, les outils et l’image de marque
- Prise en charge du modèle YoloV7.
- Identifie et localise des objets dans une image ou une vidéo avec une grande précision et rapidité. Utilisé dans le contrôle de la qualité industrielle, la surveillance, la robotique, etc.
- Altera Rebranding.
- Les paquets RPM et DEB sont désormais « altera-fpga-ai-suite-<version> ».
- AI Suite s’installe désormais dans « /opt/altera » au lieu de « /opt/intel ».
Nouveautés de FPGA IP dans la version 25.1
Présentation d’Agilex™ 3 IP
- Prise en charge d’E/S flexible avec interfaces haute tension et haut débit - MIPI D-PHY, LVDS 1,25 Gbit/s.
- Capacités de transfert de données robustes - émetteurs-récepteurs 12,5 Gbit/s, IP matérielles MAC 12,5 Gbit/s, PCIe 3.0 et 10GE + 1GE à faible latence.
- Gérez les transferts de données entre des emplacements de mémoire non contigus sans surcharge du processeur à l’aide de sSGDMA IP.
- Transfert de données à grande vitesse et à faible latence pour diverses applications à l’aide de SerialLite IV.
- Synchronisation précise de la synchronisation entre les périphériques réseau avec prise en charge de la technologie TSE-1588.
- Prise en charge de la mémoire rentable avec LPDDR4 jusqu’à 2 133 Mbit/s.
- Intégration transparente avec les processeurs ARM Cortex à l’aide de HPS EMIF.
- Fonctions de synchronisation robustes pour plusieurs convertisseurs de données utilisant une JESD204B de 12,5 Gbit/s.
- Débogage et test complets des liaisons d’émetteur-récepteur à l’aide de la boîte à outils de l’émetteur-récepteur.
- Traitement d’images et de vidéos haute résolution à l’aide de la suite IP de traitement vidéo et vision (VVP).
Mises à jour IP d’Agilex™ 5
- Présentation de LTPI : Le protocole de nouvelle génération pour DC-SCM 2.0, offrant une bande passante et une évolutivité plus élevées pour un tunneling de signal fluide à basse vitesse.
- Ajustements en temps réel de plusieurs configurations à l’aide de la reconfiguration dynamique - PMA-D.
- Accès direct à la mémoire multicanal (MCDMA) pour PCIe 3.0/4.0 x2/x4 prenant en charge à la fois la RP et l’EP.
- Communication déterministe à faible latence avec Ethernet TSN @ 10M/100M/1/2,5 G + SGMI.
- Interlaken @ 12,5 Gbit/s par voie série introduite dans la série Agilex 5 D.
- JESD204B jusqu’à 17,16 Gbit/s avec prise en charge UTK.
- JESD204C protocole inclus en mode Dual-Simplex.
Autres ressources
Télécharger
Accédez à la suite complète d'outils de conception de FPGA Altera®.
Licence
Découvrez comment obtenir un fichier de licence, configurer une licence, résoudre les problèmes de licence ou modifier les informations relatives à la licence.
Acheter
Trouvez des distributeurs locaux qui peuvent vous aider à acheter des logiciels pour FPGA Altera®.
Formations
Cette page liste toutes les formations en ligne et animées par un intervenant actuellement disponibles.
Questions-réponses sur le logiciel de conception Quartus® Prime
Le logiciel Quartus® Prime permet de rapidement faire des designs de FPGA, SoC et CPLD Altera® une réalité. Il fournit les outils et les fonctionnalités nécessaires pour vous aider à chaque étape, du design d'entrée de gamme et de la synthèse à l'optimisation, la vérification et la simulation. Consultez la brochure sur le logiciel Quartus Prime pour plus de détails.
Le logiciel Quartus® Prime Pro Edition et le logiciel Standard Edition nécessitent une licence payante, mais l’édition Lite est sans licence. L’abonnement à un nœud fixe donne accès à l’édition Pro et Standard, ainsi qu’à l’édition FPGA Questa*-Altera®, avec un an de maintenance. Pour obtenir une licence, rendez-vous sur notre Centre d’assistance FPGA sur les licences.
Si vous êtes prêt à acheter une licence ou si vous avez besoin de fonctionnalités avancées FPGA et SoC, telles que la prise en charge des familles d’appareils LP Agilex™, Stratix® 10, Arria® 10 et Cyclone® 10, achetez d’abord une licence payante auprès de notre centre d’assistance FPGA Licensing Support.
Pour commencer à utiliser la version gratuite du logiciel Quartus® Prime Lite Edition ou pour télécharger une version sous licence, rendez-vous sur la page de téléchargement du logiciel Intel Quartus Prime.