Kit de développement FPGA Cyclone® V GT

Ce kit prend en charge une multitude de fonctionnalités telles que :

• Prototypage FPGA
• Mesure de la puissance FPGA
• Performances des E/S de l'émetteur-récepteur jusqu'à 5,0 Gbit/s
• PCI Express* (PCIe) 2 x4 (à 5,0 Gbit/s par voie)
• Prise en charge du point de terminaison ou du port racine

Remarque :

L'acheteur déclare être un développeur de produits, un développeur de logiciels ou un intégrateur de systèmes et reconnaît que ce produit est un kit d'évaluation non autorisé par la FCC, qu'il est mis à disposition uniquement à des fins d'évaluation et de développement de logiciels et qu'il ne peut être revendu.

Contenu du kit de développement

Le kit de développement FPGA Cyclone® V GT comprend les éléments suivants :

• Carte de développement FPGA Cyclone® V GT
  
• Appareils proposés
• FPGA Cyclone® V GT - 5CGTFD9E5F35C7N
• CPLD MAX® V - 5M2210ZF256 (contrôleur système)
• CPLD MAX® II - EPM570GT100C3N (USB Blaster™ II embarqué)
• CPLD MAX® II - EPM570ZM100 (empreinte CPLD ASSP)
• Configuration
• USB-Blaster™ II embarqué (JTAG)
• Parallèle passif rapide (PFL)
• Intel EPCQ - EPCQ256SI16N (appareil de configuration en série Quad)
• Périphériques mémoire
• HMC (Hard memory controller) SDRAM DDR3 de 384 Mo x40 avec code de correction d'erreur (ECC)
• SMC (Soft memory controller) SDRAM DDR3 de 512 Mo x64
• 1 synchronisation du flash de 1 Go x16
• Ports de communication standard
• Connecteur de périphérie PCIe x4
• Gigabit Ethernet (GbE)
• Une sortie d'horloge SMA
• Deux connecteurs universels de carte mezzanine à grande vitesse (HSMC), chacun avec quatre canaux d'émetteur-récepteur en série à grande vitesse.
• Un canal d'interface numérique série (SDI) - 1 SMB pour RX 1 SMB pour TX
• Canal partagé avec HSMA via l'option de bourrage de résistance
• Boutons de commande, commutateurs DIP et LED
• Synchronisation
• Générateur d'horloge programmable pour l'entrée de l'horloge de référence du FPGA
• Oscillateur LVDS de 125 MHz pour l'entrée de l'horloge de référence du FPGA
• VCXO LVDS de 148,5/148,35 MHz pour l'entrée de l'horloge de référence du FPGA
• Oscillateur à extrémité unique de 50 MHz pour l'entrée de l'horloge du FPGA et du CPLD MAX® V
• Oscillateur à extrémité unique de 100 MHz l'entrée de l'horloge de la configuration CPLD MAX® V
• Entrée SMA (LVPECL)
• Alimentation
• Carte réseau pour PC portable, entrée CC 14-20 V
• Connecteur de périphérie PCIe
• Circuit de surveillance système
• Alimentation (tension, courant, puissance)
• Propriétés mécaniques
• Taille standard de la carte PCIe (4,376" x 6,600")
• Contenu logiciel du kit de développement FPGA Cyclone® V GT (téléchargeable à partir du Tableau 2)
• Exemples de modèles
• Bouclage PCIe et conception de référence
• Système de test de la carte mère (BTS)*
• Portail de mise à jour de la carte mère (BUP)*
• Comprend le processeur logiciel embarqué Nios® II et l'Ethernet
• Documentation complète (voir le Tableau 2)
• Le kit FPGA Cyclone® V GT est livré avec un abonnement d'un an au Development Kit Edition (DKE) du logiciel de conception Intel® Quartus® Prime (plateforme Windows uniquement).