Le coffret de lancement FPGA Arria® V GX offre un environnement de conception global qui comprend tout le matériel et les logiciels dont vous avez besoin pour développer rapidement des applications FPGA rentables. Le kit de développement comprend les éléments suivants :

  • FPGA Arria® V GX - 360 KLE, package F1152, 24X6.5G XCVRs, niveau de vitesse C5
  • Un emplacement d'extension des E/S - Un connecteur pour carte mezzanine à haut débit (HSMC)
  • 256 Mo de mémoire SDRAM
  • Connexions à l'interface multimédia haute définition (HDMI) et à l'interface numérique série (SDI)
  • SMA

Remarque :

L'acheteur déclare être un développeur de produits, un développeur de logiciels ou un intégrateur de systèmes et reconnaît que ce produit est un kit d'évaluation non autorisé par la FCC, qu'il est mis à disposition uniquement à des fins d'évaluation et de développement de logiciels et qu'il ne peut être revendu.

Contenu du coffret de lancement

  • Le coffret de lancement FPGA Arria® V GX comprend les éléments suivants :
  • Carte de développement FPGA Arria® V GX
  • FPGA : Arria® V GX 5AGXFB3H4F35C4N
  • Contrôleur système : appareil MAX® V 5M2210ZF256C4N
  • Interface graphique utilisateur de la surveillance de la consommation
  • Convertisseur analogique-numérique (ADC) unique, huit canaux
  • Rail d'alimentation non isolé
  • Mode parallèle passif rapide (FPP) x16 via le chargeur flash parallèle (PFL)
  • Contrôle et registres d'état
  • USB-BlasterTM II embarqué : appareil MAX® II EPM570GM100C4N
  • HDMI 1.3 TX
  • XCVR x4, connecteur HDMI TX de 2,7 Gb/s (max. par décaleur de niveau) et de 270 MHz d'horloge TX
  • Convertisseur de niveau HDMI STMicroelectronics STHDLS101T
  • Décalage de niveau XCVR PCML 1,5 V <-> niveau TMDS
  • DDC et HPD <-> Niveau de conformité HDMI
  • Canal de données jusqu'à 2,7 Gbit/s ; conforme à la norme HDMI 1.3
  • Canal d'horloge jusqu'à 270 MHz ; suffisant pour prendre en charge un débit de données de 2,7 Gbit/s
  • Spécification HDMI : période d'horloge = 10x de l'interface utilisateur
  • SDI 3G
  • 1 bouclage XCVR TX/RX
  • 2 connecteurs et câbles SMB (câble non inclus dans le coffret)
  • Jusqu'à 2,97 Gbit/s
  • Utilise le pilote/récepteur LMH0384SQ de National Semiconductor
  • Nécessite 148,5 MHz et 148,35 MHz à la refclk XCVR pour prendre en charge les normes américaines et européennes respectivement
  • Utilisez VCXO pour affiner et verrouiller la fréquence CDR récupérée
  • HSMC
  • 8 XCVR jusqu'à 6,375 Gbit/s
  • Non conforme à l'affectation des broches HIP PCI Express* (PCIe)
  • 4 CMOS
  • 8 interfaces différentielles TX et 9 RX utilisant des canaux TX/RX dédiés.
  • 2 entrées d'horloge différentielle basse tension (VDS)
  • 2 sorties d'horloge différentielle
  • I2C
  • JTAG
  • Prise en charge actuelle minimale
  • 2A à 3,3 V
  • 1A à 12 V
  • Domaine d'horloge dédié du générateur d'horloge Si 5338 pour la refclk xcvr
  • Bouclage HSMC avec interface graphique utilisateur BTS
  • SMA
  • 1 canal XCVR TX/RX
  • 1 entrée d'horloge LVPECL
  • 1 sortie d'horloge LVPECL
  • Domaine d'horloge dédié du générateur d'horloge Si 5338 pour la refclk xcvr
  • SDRAM DDR3 x32
  • Micron MT41J64M16LA-15E SDRAM DDR3 8MX16X8
  • Deux appareils : 2 largeurs x16 = x32
  • Interface graphique utilisateur SDRAM DDR3 BTS utilisant Uniphy et contrôleur haute performance (HP) II
  • SSRAM
  • 512 k x36, 18 Mo de ISSI IS61VPS51236A
  • Adresse partagée ou données avec flash
  • E/S de l'utilisateur
  • Caractère LCD
  • 4 commutateurs DIP
  • 3 PB
  • 4 LED
  • Configuration
  • Mode FPP x16
  • Dual flash Numonyx PC28F512P30BF de 512 Mo/s (fMAX de 52 MHz)
  • Embase JTAG
  • USB Blaster II embarqué
  • Microcontrôleur Cypress CY7C68013A en tant qu'USB PHY 2.0
  • Appareil MAX® II
  • Ethernet
  • Base-T 10/100/1000
  • Connecteur RJ-45, LED embarquée pour l'état de la liaison
  • Ethernet Marvell PHY 88E1111
  • Nécessite une horloge de 50 MHz du CLKIN