FPGA SoC Cyclone® V ST
Le FPGA SoC Cyclone® V ST est le FPGA avec le coût et la puissance les plus réduits du marché pour les applications d'émetteur-récepteur de 6,144 Go/s.
FPGA SoC Cyclone® V ST
Avantages
Faire plus avec moins de puissance, de temps de conception et de coûts
Construit sur la technologie de processus basse consommation 28 nm (28LP) de TSMC, y compris une abondance de blocs de propriété intellectuelle (IP) durs, vous permettant de vous différencier et d’en faire plus.
Capacités d’intégration et de différenciation logiques
Il offre un module logique adaptatif (ALM) à 8 entrées et des blocs de traitement du signal numérique (DSP) à précision variable, permettant jusqu’à 13,59 mégabits (Mo) de mémoire embarquée.
Système de processeur dur (HPS) avec processeur ARM® Cortex-A9® MPCore intégré
Intégration étroite d’un processeur ARM® Cortex-A9® MPCore double cœur, d’une IP matérielle et d’un FPGA dans un seul système sur puce (SoC) Cyclone® V. Il prend en charge une bande passante maximale de plus de 128 Gbit/s avec une cohérence de données intégrée entre le processeur et la structure FPGA.
Applications
Sans fil : liaison sans fil
L’intégration simplifie la conception du système : émetteurs-récepteurs 6G intégrés, matériel PCIe, plate-forme d’interopérabilité et suite IP pour les fonctions communes. Réduction des coûts d’exploitation : consommation énergétique inférieure de 40 % à celle des générations précédentes, 88 mW de puissance par canal et refroidissement thermique rentable.
Conduite autonome et expérience de conduite (IVE)
Les FPGAs et SoC destinés à l’industrie automobile peuvent être combinés ou utilisés séparément pour permettre des applications telles que la reconnaissance gestuelle, les systèmes de surveillance du conducteur et la détection des angles morts. Ils offrent également des avantages en matière de flexibilité, de faible latence, de performances élevées par watt, de sûreté fonctionnelle et de sécurité pour les applications ADAS (Advanced Driver Assistance System)/AD telles que l’ingestion de capteurs, le prétraitement et l’accélération.
Points forts
Blocs mémoire embarqués
- M10K : blocs de mémoire de 10 kilobits (Ko) avec code de correction d’erreur logicielle (ECC).
- Bloc de matrice logique de mémoire (MLAB) : LUTRAM distribué 640 bits où vous pouvez utiliser jusqu’à 25 % des ALM comme mémoire MLAB.
E/S à usage général
- Récepteur de signalisation différentielle basse tension (LVDS) de 875 mégabits par seconde (Mbps) et émetteur LVDS de 840 Mbit/s.
- Interface mémoire externe 400 MHz/800 Mbit/s.
- Terminaison sur puce (OCT).
- Prise en charge de 3,3 V avec une force d’entraînement allant jusqu’à 16 mA.
Interface de la mémoire externe
Dans les appareils SoC Cyclone® V, un contrôleur de mémoire dure supplémentaire dans le HPS prend en charge les appareils DDR3, DDR2 et LPDDR2 SDRAM.
Système processeur matériel (HPS)
Le HPS se compose d’un processeur double cœur Arm* Cortex* -A9 MPCore*, d’un riche ensemble de périphériques et d’un contrôleur de mémoire SDRAM multiport partagé.
Autres ressources
Découvrez d'autres contenus liés aux appareils FPGA Altera® (cartes de développement, propriété intellectuelle, assistance, etc.).
Ressources d'assistance
Centre de ressources pour la formation, la documentation, les téléchargements, les outils et les options d'assistance.
Cartes de développement
Lancez-vous avec nos FPGA et accélérez votre mise sur le marché grâce à une gamme de matériel et de conceptions validée par Altera.
Propriété intellectuelle
Raccourcissez votre cycle de conception grâce à un large portefeuille de cœurs IP et de conceptions de référence validé par Altera.
Logiciel de conception FPGA
Découvrez le logiciel Quartus Prime et sa suite d'outils d'amélioration de la productivité qui vous permettent de réaliser rapidement vos conceptions matérielles et logicielles.
Contact commercial
Contactez le service commercial pour discuter de vos besoins en matière de conception et d'accélération de produits FPGA Altera®.
Points de vente
Contactez un distributeur Altera® agréé dès aujourd'hui.