Interfaces de mémoire externe

Les appareils Intel® Cyclone® 10 GX fournissent une architecture efficace qui permet jusqu'à 72 bits de largeur d'interfaces mémoire DDR3 jusqu'à 1 866 Mbit/s. Cela permet de prendre en charge un niveau élevé de bande passante système dans la petite structure de banc d'E/S modulaire. Les E/S sont conçues pour fournir une prise en charge hautes performances des normes de mémoire externe existantes et émergentes.

Par rapport à la génération précédente de FPGA Cyclone®, la nouvelle architecture et la solution offrent les avantages suivants :

  • Temporisation pré-fermée dans le contrôleur et à partir du contrôleur au PHY
  • Placement plus facile des broches

Pour des performances et une flexibilité maximales, l'architecture offre un contrôleur de mémoire dur et un PHY dur pour les interfaces clés.

  • La solution offre des interfaces de mémoire externe entièrement renforcées pour plusieurs protocoles
  • Les appareils comportent des colonnes d'E/S qui sont mélangées dans la structure logique centrale au lieu de banques d'E/S sur la périphérie de l'appareil
  • Un seul bloc processeur Nios® II dur calibre toutes les interfaces mémoire dans une colonne d'E/S
  • Les colonnes d'E/S sont composées de groupes de modules d'E/S appelés bancs d'E/S
  • Chaque banque d'E/S contient une PLL entière dédiée (IO_PLL), un contrôleur de mémoire matérielle et une boucle à verrouillage de retard
  • L'arborescence d'horloge PHY est plus courte que celle des appareils Cyclone® de la génération précédente et ne couvre qu'une seule banque d'E/S