FPGA Arria® V et FPGA SoC

La famille Arria® V FPGA offre la bande passante la plus élevée et la puissance totale la plus faible pour les applications de milieu de gamme, telles que les unités radio distantes, les cartes de ligne 10G/40G et les équipements de studio de diffusion. Il existe cinq variantes ciblées, notamment des variantes SoC avec un système de processeur dur (HPS) ARM* Cortex*-A9 double cœur pour répondre au mieux à vos besoins en termes de performances, de puissance et d'intégration.

Voir aussi : Logiciel de conception FPGA, boutique de conception, téléchargements, communauté et assistance technique

FPGA Arria® V et FPGA SoC

Variantes de familles

Caractéristiques	FPGA Arria® V GZ	FPGA Arria® V GT	FPGA Arria® V GX	SoC Arria® V ST	SoC Arria® V SX
ALM (K)	170	190	190	174	174
DSP à précision variable	1,139	1,156	1,156	1,068	1,068
Blocs M20K	1 700	-	-	-	-
Blocs M10K	-	2,414	2,414	2,282	2,282
Débit de l'interface mémoire DDR3	800 MHz	667 MHz	667 MHz	667 MHz	667 MHz
Contrôleurs de mémoire matériels	-	4	4	4	4
Émetteurs-récepteurs (Gbit/s)	12,5 Gbit/s	10.3125	6,5536	10.3125	6,5536
*Bloc IP renforcé PCI Express® (PCIe) Gen3/2/1**	1	-	-	-	-
*Bloc(s) IP renforcé(s) PCIe Gen2/1**	-	2	2	2	2
Sécurité de conception	x	x	x	x	x
Atténuation des perturbations en cas d'événement unique (SEU)	x	x	x	x	x

Tout voir Voir moins

Architecture Arria® V

Émetteurs-récepteurs flexibles

Que vous ayez besoin de quelques canaux d'émetteurs-récepteurs ou jusqu'à 36, les FPGA Arria® V fournissent des solutions d'émetteurs-récepteurs pour répondre à vos besoins de performances et de puissance afin de fournir exactement ce dont vous avez besoin pour réussir. Une horloge flexible, une intégrité supérieure du signal (SI), des émetteurs-récepteurs à faible puissance et la plus grande quantité d'émetteurs-récepteurs ne sont que quelques-unes des façons dont les FPGA Arria® V ont été conçus pour les applications sensibles à la puissance et à large bande passante.

Chaque émetteur-récepteur FPGA Arria® V se compose de l'attachement de support physique, de la sous-couche de codage physique et de blocs IP renforcés avec des flexibilités de synchronisation supplémentaires et des canaux plus indépendants. Chaque canal dispose d'un PMA et d'un PCS complets ainsi que d'un CDR PLL analogique de réception dédié et indépendant. Pour permettre aux concepteurs d'atteindre plus facilement des vitesses d'émetteur-récepteur allant jusqu'à 12,5 Gbit/s, de piloter jusqu'à 40 " de fond de panier et d'implémenter PCIe* Gen3, Arria® V GZ contient un certain nombre de fonctionnalités supplémentaires.

*Remarque : Arria® V GX et GT ne possèdent pas Adaptive LinearEQ, EyeQ, PCIe* Gen3 et l'IP durcie sélectionnée dont dispose Arria® V GZ.

Optimisé pour une faible consommation d'énergie et un faible coût système

Un seul canal de 10,3125 Gbit/s consommera < 165 mW de puissance.
Un seul canal de 12,5 Gbit/s consommera moins de 200 mW d'énergie.

Caractéristiques	Arria® V GZ	Arria® V GT	Arria® V GX
Nombre maximum d'émetteurs-récepteurs	36	36	36
Émetteurs-récepteurs compatibles avec le fond de panier 12,5 Gbit/s	x	-	-
Émetteurs-récepteurs de 10,3125 Gbit/s pour les applications SFF-8431	x	x	-
Émetteurs-récepteurs compatibles avec le fond de panier de 6,375	x	x	x
Égalisation linéaire en temps continu - Égalisation linéaire à 4 étages du récepteur	x	-	-
Égalisation du retour de décision - Égaliseur numérique à 5 prises du récepteur	x	-	-
Égalisation adaptative - Ajuste automatiquement l'égalisation	x	-	-
Égaliseur linéaire	-	x	x
Égalisation de transmission préaccentuée (4 tap.)	x	-	-
Égalisation de transmission préaccentuée (3 tap)	-	x	x
L'oscillateur en anneau transmet les PLL	x	x	x
PLL d'oscillateur LC	x	-	-
Instrumentation sur matrice (moniteur EyeQ data-eye)	x	-	-

Tout voir Voir moins

Bloc DSP à précision variable

Pour répondre aux demandes de traitement de signal de plus haute précision, nous avons développé le premier bloc de traitement de signal numérique (DSP) à précision variable sur le marché. Ce bloc intégré, qui fait partie du portefeuille DSP Stratix® V, Arria® V et Cyclone® V FPGA 28 nm, permet de configurer chaque bloc au moment de la compilation en mode 18 bits ou en mode haute précision.

Avec le bloc DSP à précision variable, les FPGA Arria® V et Cyclone® V prennent en charge, bloc par bloc, diverses précisions allant de 9 bits x 9 bits jusqu'à la virgule flottante simple précision (multiplication de mantisse) dans un seul bloc DSP. Cela vous libère des restrictions de l'architecture FPGA, ce qui vous permet d'utiliser la précision optimale à chaque étape du chemin de données DSP. Vous bénéficierez également de performances système accrues, d'une consommation d'énergie réduite et de contraintes architecturales réduites.

Le bloc DSP à précision variable des FPGA Arria® V et Cyclone® V est optimisé pour fournir les améliorations suivantes :

108 entrées, 74 sorties.
Mode de multiplication 18 x 19, permettant au pré-additionneur d'utiliser deux entrées 18 bits.
Deuxième accumulateur optionnel (registre de rétroaction) pour un filtrage série complexe.
Deux multiplicateurs indépendants 18 x 19.
Aucune restriction sur l'utilisation du pré-additionneur dur et des coefficients externes en mode 18 bits.

Plage de précision des multiplicateurs Arria® V et Cyclone® V FPGA en modes monobloc et multibloc

Multiplicateurs FPGA Arria® V et Cyclone® V en mode monobloc

Nombre de multiplicateurs	Précision du multiplicateur
Trois multiplicateurs indépendants	9 x 9
Deux multiplicateurs en mode somme	18x19
Deux multiplicateurs indépendants	18x19
Un multiplicateur asymétrique indépendant	18 x 36 (nécessite une logique supplémentaire en dehors du bloc DSP)
Un multiplicateur indépendant à haute précision	27 x 27

Tout voir Voir moins

Multiplicateurs FPGA Arria® V et Cyclone® V en mode multibloc

Type de multiplicateurs	Nombre de blocs requis
Un multiplicateur indépendant 36 x 36	2 (nécessite une logique supplémentaire en dehors du bloc DSP)
Un multiplicateur indépendant 54 x 54	4 (nécessite une logique supplémentaire en dehors du bloc DSP)
Un multiplicateur complexe 18 x 18	2
Un multiplicateur complexe 18 x 25	4 (nécessite une logique supplémentaire en dehors du bloc DSP)
Un multiplicateur complexe 18 x 36	4 (nécessite une logique supplémentaire en dehors du bloc DSP)
Un multiplicateur complexe 27 x 27	4

Tout voir Voir moins

Bus cascade

Tous les modes disposent d'un accumulateur 64 bits et chaque bloc DSP à précision variable est livré avec un bus en cascade 64 bits qui permet la mise en œuvre d'un traitement de signal encore plus précis grâce à la mise en cascade de plusieurs blocs à l'aide d'un bus dédié.

L'architecture DSP à précision variable permet une compatibilité descendante. Elle peut prendre en charge efficacement les applications DSP 18 bits existantes, telles que le traitement vidéo haute définition, la conversion numérique ascendante ou descendante et le filtrage multi-débit.

Système de processeur dur SoC FPGA

Les Soc FPGA d'Intel® intègrent un système de processeur dur (HPS) basé sur ARM* composé d'un processeur, de périphériques et d'interfaces de mémoire avec la structure FPGA à l'aide d'une dorsale d'interconnexion à large bande passante. Les FPGA Arria® V SoC réduisent la consommation du système, le coût du système et la taille de la carte tout en augmentant les performances du système en intégrant des fonctions de processeur discret, de FPGA et de traitement du signal numérique (DSP) dans un seul système basé sur ARM* personnalisable par l'utilisateur sur une puce ( SoC). Les SoC offrent la combinaison ultime de propriété intellectuelle (IP) renforcée pour les performances et les économies d'énergie, avec la flexibilité de la logique programmable.

Fonctionnalités HPS

Chaque cœur de processeur comprend :
Cache d'instructions L1 de 32 Ko, cache de données L1 de 32 Ko.
Unité à virgule flottante simple et double précision et moteur multimédia NEONTM.
Technologie de débogage et de traçage CoreSightTM
512 Ko de cache L2 partagé avec prise en charge du code de correction d'erreur (ECC)
64 Ko de RAM de travail avec prise en charge ECC
Contrôleur SDRAM multiport avec prise en charge de DDR2, DDR3 et LPDDR2 et prise en charge ECC en option
Contrôleur avec accès direct à la mémoire (DMA) à 8 canaux.
Contrôleur Flash QSPI
Contrôleur flash NAND avec DMA
Contrôleur SD/SDIO/MMC avec DMA
2x 10/100/1000 Ethernet Media Access Control (MAC) avec DMA.
2 contrôleurs USB On-the-Go (OTG) avec DMA
4 contrôleurs I2C
2x UART
2 périphériques maîtres d'interface périphérique série (SPI), 2 périphériques esclaves SPI
Jusqu'à 134 E/S à usage général (GPIO).
7 minuteurs à usage général
4 minuteurs de surveillance

Backbone d'interconnexion HPS à FPGA à large bande passante

Bien que le HPS et le FPGA puissent fonctionner indépendamment, ils sont étroitement couplés via une interconnexion système à large bande passante construite à partir de ponts de bus ARM* AMBA* AXI hautes performances. Les maîtres de bus IP dans la matrice FPGA ont accès aux esclaves de bus HPS via l'interconnexion FPGA à HPS. De même, les maîtres de bus HPS ont accès aux esclaves de bus dans la structure FPGA via le pont HPS-FPGA. Les deux ponts sont conformes à la norme AMBA AXI-3 et prennent en charge les transactions de lecture et d'écriture simultanées. Un pont HPS vers FPGA léger supplémentaire de 32 bits fournit une interface à faible latence entre le HPS et les périphériques dans la structure FPGA. Jusqu'à six maîtres FPGA peuvent partager le contrôleur HPS SDRAM avec le processeur. De plus, le processeur peut être utilisé pour configurer la matrice FPGA sous le contrôle du programme via un port de configuration 32 bits dédié.

HPS vers FPGA : interface AMBA AXI configurable 32, 64 ou 128 bits optimisée pour une bande passante élevée
FPGA vers HPS : interface AMBA AXI configurable 32, 64 ou 128 bits optimisée pour une bande passante élevée
HPS vers FPGA léger : interface AMBA AXI 32 bits optimisée pour une faible latence
Contrôleur SDRAM FPGA vers HPS : interfaces multiport configurables avec 6 ports de commande, 4 ports de données de lecture 64 bits et 4 ports de données d'écriture 64 bits
Gestionnaire de configuration FPGA 32 bits.

La famille de FPGA Arria® V 28 nm offre les FPGA à faible puissance et à bande passante la plus élevée pour les applications de milieu de gamme, telles que les unités radio distantes, les cartes de ligne 10G/40G et les appareils de mixage en studio. Une offre complète de cinq variantes d'appareils permet aux concepteurs de choisir de manière optimale une solution qui répond à leurs exigences en matière de prix, de performances et d'alimentation. Reportez-vous aux tableaux ci-dessous pour avoir un aperçu de la gamme Arria® V FPGA et SoC et des choix de packages.

Prise en charge de la température

Appareil	Conditionnement	Niveau de vitesse
Arria® V GZ	F780, F1152, F1517	C3, C4, I3L, I4
Arria® V SX/GX/ST/GT	F672, F896, F1152, F1517	C4, C5, C6, I3, I5

Tout voir Voir moins

Autres ressources

Découvrez d'autres contenus liés aux appareils FPGA Altera® (cartes de développement, propriété intellectuelle, assistance, etc.).

Sélectionnez votre langue

Utiliser la recherche Intel.com

Liens rapides

Recherches récentes

Recherche avancée

Rechercher uniquement dans

FPGA Arria® V et FPGA SoC