FPGA et FPGA SoC Agilex™ 7 série M
Les dispositifs de la série M sont optimisés pour les applications gourmandes en calcul et en mémoire. S'appuyant sur la technologie du processus Intel 7, cette série s'appuie sur les fonctionnalités des appareils de la série I en offrant une hiérarchie de mémoire étendue, y compris une mémoire à bande passante élevée (HBM) avec traitement du signal numérique (DSP) et des interfaces à haut rendement vers la mémoire DDR5 avec un NoC mémoire renforcé pour maximiser la bande passante de la mémoire.
FPGA et FPGA SoC Agilex™ 7 série M
Bande passante mémoire la plus élevée1
Jusqu'à
1Tbit/s
comme la bande passante mémoire la plus élevée du secteur FPGA1
La plus élevée du secteur
DSP
densité de calcul dans une FPGA compatible HBM2
La meilleure du secteur
DDR5
FPGA haut de gamme compatible
Jusqu'à
1Tbit/s
comme la bande passante mémoire la plus élevée du secteur FPGA1
La plus élevée du secteur
DSP
densité de calcul dans une FPGA compatible HBM2
La meilleure du secteur
DDR5
FPGA haut de gamme compatible
Bande passante de mémoire FPGA massive
Le FPGA série M, avec mémoire HBM2E intégrée, prenant en charge les mémoires LPDDR5, DDR5 et DDR4, est équipé d'un nouveau NoC mémoire renforcé pour permettre une bande passante de mémoire massive avec une efficacité améliorée et moins de ressources FPGA requises.
La solution incontournable pour une bande passante mémoire massive
Découvrez comment les FPGA série M offrent une solution pour vos applications les plus exigeantes en matière de bande passante mémoire.
Avantages
Conçu pour les applications de mémoire rapide et à large bande passante
La hiérarchie de mémoire FPGA série M large et flexible, avec deux contrôleurs de mémoire dédiés et renforcés, et un NoC mémoire renforcé, permet aux concepteurs d'atteindre la bande passante de mémoire HBM2E et DDR5 la plus élevée, et d'exécuter le calcul de mémoire près de la structure, réduisant ainsi de manière significative les goulots d'étranglement et la latence de la mémoire.
Capacités de calcul élevées
Exécutent seuls le travail de plusieurs FPGA. Jusqu’à 37 TFLOP de performances3, des débits émetteur-récepteur allant jusqu’à 116 Gbit/s et jusqu’à 3,9 millions d’éléments logiques (LE) offrent une densité extrême dans un FPGA.
La prise en charge de la bande passante élevée et de l'attachement cohérent aux processeurs Intel
Reliez directement le FPGA série M aux processeurs Intel® Xeon® Scalable via le bus PCIe 5.0 ou utilisez le nouveau protocole Compute Express Link (CXL) pour obtenir des performances d'E/S exceptionnelles en déplaçant les charges de travail de calcul entre le processeur et le FPGA.
Cas d'utilisation et applications
Surmonter les goulots d'étranglement de la mémoire
Les FPGA série M combinent des densités d'infrastructure élevées et des options de mémoire flexibles telles que la prise en charge de la mémoire HBM2E, LPDDR5, DDR5 et DDR4 pour fournir le bon équilibre de capacité, d'efficacité énergétique et de performances pour les charges de travail basées sur la mémoire dans les domaines du réseau, de la diffusion, du Cloud et bien plus encore.
Une autoroute des données pour les applications de nouvelle génération
Offrant les émetteurs-récepteurs les plus rapides du secteur (116G PAM4), le PCIe 5.0, le Compute Express Link, l'Ethernet 400G et la plus grande densité de calcul DSP2, les appareils de la série M peuvent répondre aux besoins de débit des applications les plus exigeantes, du centre de données à l'Edge.
Points forts
DSP à précision variable
Jusqu’à 38 TFLOP de performances3, des débits émetteur-récepteur allant jusqu’à 116 Gbit/s et jusqu’à 3,9 millions d’éléments logiques (LE) offrent une densité extrême dans un FPGA.
NoC mémoire renforcé
En utilisant la mémoire renforcée NoC, libérez la bande passante mémoire la plus élevée du secteur, jusqu’à 1 To/s, en utilisant HBM2E intégré (capacité jusqu’à 32 Go) et le contrôleur de mémoire DDR5/LPDDR5 renforcé (prenant en charge 5 600 Mbit/s).
Architecture FPGA Intel® Hyperflex™ de deuxième génération
Ce cœur d'infrastructure offre des avantages clés pour permettre une optimisation significative du design et des avantages clés pour offrir des performances plus élevées, une puissance totale plus faible, une plus grande fonctionnalité de design et une productivité accrue des concepteurs.
Émetteurs-récepteurs 116 Gbit/s configurables
La série M comprend les émetteurs-récepteurs les plus rapides du secteur : 58G/116 Gbit/s PAM4 et 32 Go/s NRZ pour permettre le déploiement de l'Ethernet 800G et du 100 Gbit/s à voie unique.
PCIe 5.0
Le protocole PCI Express (PCIe) est un protocole série hautes performances, évolutif et riche en fonctionnalités qui offre des taux de transfert de données allant de 2,5 gigatransferts par seconde (GT/s) à 32 GT/s et au-delà.
Compute Express Link (CXL)
Le CXL permet à la série M de s'attacher au processeur Intel® Xeon® Scalable offrant des performances exceptionnelles d'E/S en déplaçant les charges de travail de calcul entre le processeur et le FPGA.
Autres ressources
Découvrez d'autres contenus liés aux appareils FPGA Altera® (cartes de développement, propriété intellectuelle, assistance, etc.).
Ressources d'assistance
Centre de ressources pour la formation, la documentation, les téléchargements, les outils et les options d'assistance.
Cartes de développement
Lancez-vous avec nos FPGA et accélérez votre mise sur le marché grâce à une gamme de matériel et de conceptions validée par Altera.
Propriété intellectuelle
Raccourcissez votre cycle de conception grâce à un large portefeuille de cœurs IP et de conceptions de référence validé par Altera.
Logiciel de conception FPGA
Découvrez le logiciel Quartus Prime et sa suite d'outils d'amélioration de la productivité qui vous permettent de réaliser rapidement vos conceptions matérielles et logicielles.
Contact commercial
Contactez le service commercial pour discuter de vos besoins en matière de conception et d'accélération de produits FPGA Altera®.
Points de vente
Contactez un distributeur Altera® agréé dès aujourd'hui.
Infos sur les produits et leurs performances
Bande passante maximale théorique du FPGA Agilex™ 7 série M de 1,099 To/s avec 2 banques de HBM2e utilisant ECC comme données et 8 DIMM DDR5 par rapport à la bande passante de la mémoire HBM de Xilinx Versal de 1,056 To/s en date du 14 octobre 2021, et à la bande passante de la mémoire Achronix Speedster 7t de 0,5 To/s en date du 14 octobre 2021.
La densité de traitement DSP FPGA Agilex™ 7 série M est prévue à 88,6 TOP INT8 et 18,45 TFLOP FP32, par rapport au HBM de Xilinx Versal à 74,9 TOP INT8 et 17,5 TFLOP FP32 en date du 14 octobre 2021, et à Achronix Speedster 7t à 61,4 TFLOP INT8, sans prise en charge du FP32, en date du 14 octobre 2021.
Chaque bloc DSP FPGA Agilex™ peut effectuer deux opérations en virgule flottante FP16 (FLOP) par cycle d'horloge. Le nombre total de FLOP pour la configuration FP16 est dérivée en multipliant deux fois le nombre maximum de blocs DSP fournis dans un seul FPGA Agilex™ par la fréquence d'horloge maximale qui sera spécifiée pour ce bloc.