Circuits Intel® eASIC™ N5X
Les innovations émergentes d’aujourd’hui en matière de sans-fil 5G, de cloud et de stockage, d’IA et d’applications de périphérie nécessitent un large éventail de nouveaux équipements, et une taille unique ne convient plus à tous. Les appareils Intel® eASIC™ N5X offrent une solution innovante à la logique personnalisée qui permet de réduire jusqu’à 50 % la puissance de base et1 le coût unitaire2 par rapport aux FPGA, tout en accélérant la mise sur le marché et en réduisant les coûts d’ingénierie non récurrents par rapport aux ASIC basé sur des cellules3. 4
Seul Intel offre le continuum complet de logique spécifique des FPGA, des ASIC structurés et des ASIC construits pour des équipements adaptés aux défis uniques des exigences de délai de mise sur le marché (TTM), de coût, de puissance, de volume, de performance et de flexibilité.
Circuits Intel® eASIC™ N5X
Infos sur le produit et ses performances
Jusqu'à 50 % de puissance en moins à performances égales par rapport aux FPGA - Estimation de la puissance réalisée par Intel le 28 juillet 2020. Puissance estimée à l'aide du logiciel de conception Intel® Quartus® Prime 20.3 pour les FPGA Intel® Agilex™ et des projections pré-silicium pour les périphériques N5X. Le périphérique FPGA est le FPGA Intel® Agilex™ AGF014 et le périphérique N5X Intel® eASIC™ est le N5X047. Pour ces deux périphériques, les fréquences d'horloge utilisées pour la logique et la mémoire sont de 500 MHz tandis que les taux de basculement sont de 33 % pour la logique et de 50 % pour la mémoire.
Coût unitaire inférieur à celui des FPGA - Le coût unitaire est basé sur la logique équivalente, la mémoire, l'E/S et l'émetteur-récepteur installés dans les périphériques FPGA Intel® et Intel® eASIC™ ayant une taille de package similaire. Vos coûts et résultats peuvent varier.
½ temps de développement par rapport à l'ASIC - Temps de développement par rapport à l'ASIC composé de cellules sur un nœud de processus similaire.
Ressources NRE et d'ingénierie inférieures - Les coûts NRE et d'ingénierie sont inférieurs à ceux des cellules standard ASIC en raison de moins de personnalisations des couches de masque et de moins d'étapes de conception à l'aide de matrices de base prédéfinies dans les ASIC structurés. Vos coûts et résultats peuvent varier.