Agilex™ 5 FPGA - Exemple de conception de Drive-On-Chip

Agilex™ 5 FPGA - Exemple de conception de Drive-On-Chip

825930
6/24/2024

Présentation

La conception démontre le contrôle synchrone d’un maximum de deux moteurs synchrones à aimants permanents triphasés (PMSM) ou de moteurs CC sans balais (BLDC)

Détails du design

Version Quartus

24.1

Cœurs IP (2)
Noyau IP Catégorie des noyaux IP
Nios V/g General Purpose Processor Processor
On Chip Memory Memory

Description détaillée

La conception démontre le contrôle synchrone d’un maximum de deux moteurs synchrones à aimants permanents triphasés (PMSM) ou de moteurs CC sans balais (BLDC). Vous pouvez adapter la conception à d’autres types de moteurs. La conception comprend un modèle de moteur et de carte d’alimentation qui élimine la nécessité d’une configuration de moteur physique. La conception synthétise et programme le modèle dans la même FPGA. Le modèle est une conception DSP Builder.


Vous n’avez besoin que d’un kit de développement modulaire Agilex™ 5 FPGA série E 065B pour exécuter la conception. Le modèle de moteur et de carte d’alimentation permet de régler et de tester le système de contrôle avant d’utiliser un étage de puissance physique.


Graphique 1. Schéma fonctionnel de haut niveau de l’exemple de conception d’un lecteur sur puce

La figure montre un diagramme de haut niveau du matériel de la conception qui démontre le contrôle à deux axes à l’aide d’un Intel® FPGA.

Détails du design

Version Quartus

24.1