Cyclone® V FPGA – Contrôleur d’interruptions vectorielles pour Cyclone V SX SoC FPGAs Exemple de conception

Cyclone® V FPGA – Contrôleur d’interruptions vectorielles pour Cyclone V SX SoC FPGAs Exemple de conception

715160
12/5/2016

Présentation

Cet exemple de conception montre comment utiliser le contrôleur d’interruption vectorielle (VIC) dans la conception matérielle et comment prendre en charge le VIC dans le logiciel. Quatre exemples de conception sont inclus : VIC_Example, VIC_DaisyChain_Example, VIC_ISRnVectorTable_Example et VIC_noVIC_Example.

Détails du design

Famille d'appareils

FPGA et FPGA SoC Cyclone® V

Édition Quartus

Intel® Quartus® Prime Standard Edition

Version Quartus

16.0

Cœurs IP (23)
Noyau IP Catégorie des noyaux IP
Nios II Gen2 Processor NiosII
IRQ Mapper QsysInterconnect
JTAG UART ConfigurationProgramming
Interval Timer Peripherals
MM Interconnect QsysInterconnect
Avalon-ST Adapter QsysInterconnect
Avalon-ST Error Adapter QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-MM Master Agent QsysInterconnect
Memory-Mapped Traffic Limiter QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Memory-Mapped Router QsysInterconnect
On-Chip Memory (RAM or ROM) OnChipMemory
Performance Counter Unit Arithmetic
Reset Controller QsysInterconnect
Vectored Interrupt Controller QsysInterconnect
VIC CSR Block AudioVideo
VIC Priority Block AudioVideo
VIC Vector Block AudioVideo

Description détaillée

Préparer le modèle de conception dans l’interface graphique du logiciel Quartus Prime (version 14.1 et ultérieure)


Remarque : Après avoir téléchargé l’exemple de conception, vous devez préparer le modèle de conception. Le fichier que vous avez téléchargé se présente sous la forme d’un fichier <project>.par qui contient une version compressée de vos fichiers de conception (similaire à un fichier .qar) et des métadonnées décrivant le projet. La combinaison de ces informations est ce qui constitue un fichier <projet>.par. Dans les versions 16.0 ou plus récentes, vous pouvez simplement double-cliquer sur le fichier <project>.par et Quartus lancera ce projet.


Le deuxième moyen d’afficher le modèle de projet consiste à utiliser l’Assistant Nouveau projet (Assistant Nouveau projet > fichier). Après avoir entré le nom du projet et le dossier sur le premier panneau, le deuxième panneau vous demandera de spécifier un projet ou un modèle de projet vide. Sélectionnez le modèle de projet. Vous verrez une liste des projets de modèles de conception que vous avez chargés auparavant, ainsi que divers « brochages de base » qui contiennent le brochage et les paramètres de divers kits de développement. Si vous ne voyez pas votre modèle de conception dans la liste, cliquez sur le lien indiquant installer les modèles de conception encerclés ci-dessous :



Accédez au fichier <project>.par que vous avez téléchargé, cliquez sur Suivant, puis sur Terminer, et votre modèle de conception sera installé et affiché dans le volet Project Navigator de Quartus.


Remarque : lorsqu’un design est stocké dans le Design Store en tant que modèle de design, il a déjà été testé par rapport à la version indiquée du logiciel Quartus. La régression garantit que le modèle de conception passe les étapes d’analyse/synthèse/montage/assemblage dans le flux de conception Quartus.



Préparer le modèle de conception dans la ligne de commande du logiciel Quartus Prime


Sur la ligne de commande, tapez la commande suivante :

quartus_sh --platform_install -package <répertoire du projet>/<projet>.par


Une fois le processus terminé, saisissez :

quartus_sh --platform -name <projet>



Note:

* Version ACDS : 16.0.0 Standard


Détails du design

Famille d'appareils

FPGA et FPGA SoC Cyclone® V

Édition Quartus

Intel® Quartus® Prime Standard Edition

Version Quartus

16.0