Intel® Arria® 10 FPGA – Exemple de conception MAC Ethernet 10G évolutif + PHY natif avec IEEE1588v2

Intel® Arria® 10 FPGA – Exemple de conception MAC Ethernet 10G évolutif + PHY natif avec IEEE1588v2

715003
3/14/2017

Présentation

Cette conception de référence décrit une conception Ethernet 10G évolutive avec la fonctionnalité IEEE 1588v2 qui démontre les opérations Ethernet du Intel® FPGA IP MAC Ethernet 10G à faible latence et du Intel Arria® 10 FPGA fonctions PHY natives 1G/10G ainsi que du module FIFO logiciel 10GBASE-R 1588 ciblé sur un kit de développement SI Intel Arria 10 FPGA. Il fournit des plateformes de test et de démonstration flexibles sur lesquelles les utilisateurs peuvent contrôler, tester et surveiller les opérations Ethernet sur les chemins de données TX et RX.

Détails du design

Famille d'appareils

FPGA et FPGA SoC Intel® Arria® 10

Édition Quartus

Intel® Quartus® Prime Standard Edition

Version Quartus

16.1

Cœurs IP (28)
Noyau IP Catégorie des noyaux IP
altera_jtag_avalon_master QsysInterconnect
Avalon-ST Bytes to Packets Converter QsysInterconnect
Avalon-ST Channel Adapter QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-ST JTAG Interface QsysInterconnect
Avalon-ST Packets to Bytes Converter QsysInterconnect
Reset Controller QsysInterconnect
Avalon-ST Timing Adapter QsysInterconnect
Avalon Packets to Transaction Converter QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Clock Crossing Bridge QsysInterconnect
MM Interconnect QsysInterconnect
Avalon-ST Adapter QsysInterconnect
Avalon-ST Error Adapter QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-MM Master Agent QsysInterconnect
Memory-Mapped Router QsysInterconnect
Memory-Mapped Traffic Limiter QsysInterconnect
Low Latency Ethernet 10G MAC Ethernet
Arria 10 Transceiver Native PHY TransceiverPHY
Transceiver PHY Reset Controller TransceiverPHY
Altera IOPLL ClocksPLLsResets
Arria 10 Transceiver ATX PLL TransceiverPLL
Altera Arria 10 XCVR Reset Sequencer Other
Altera In-System Sources & Probes SimulationDebugVerification

Description détaillée

Préparer le modèle de conception dans l’interface graphique du logiciel Quartus Prime (version 14.1 et ultérieure)


Remarque : Après avoir téléchargé l’exemple de conception, vous devez préparer le modèle de conception. Le fichier que vous avez téléchargé se présente sous la forme d’un fichier <project>.par qui contient une version compressée de vos fichiers de conception (similaire à un fichier .qar) et des métadonnées décrivant le projet. La combinaison de ces informations est ce qui constitue un fichier <projet>.par. Dans les versions 16.0 ou plus récentes, vous pouvez simplement double-cliquer sur le fichier <project>.par et Quartus lancera ce projet.


Le deuxième moyen d’afficher le modèle de projet consiste à utiliser l’Assistant Nouveau projet (Assistant Nouveau projet > fichier). Après avoir entré le nom du projet et le dossier sur le premier panneau, le deuxième panneau vous demandera de spécifier un projet ou un modèle de projet vide. Sélectionnez le modèle de projet. Vous verrez une liste des projets de modèles de conception que vous avez chargés auparavant, ainsi que divers « brochages de base » qui contiennent le brochage et les paramètres de divers kits de développement. Si vous ne voyez pas votre modèle de conception dans la liste, cliquez sur le lien indiquant installer les modèles de conception encerclés ci-dessous :



Accédez au fichier <project>.par que vous avez téléchargé, cliquez sur Suivant, puis sur Terminer, et votre modèle de conception sera installé et affiché dans le volet Project Navigator de Quartus.


Remarque : lorsqu’un design est stocké dans le Design Store en tant que modèle de design, il a déjà été testé par rapport à la version indiquée du logiciel Quartus. La régression garantit que le modèle de conception passe les étapes d’analyse/synthèse/montage/assemblage dans le flux de conception Quartus.



Préparer le modèle de conception dans la ligne de commande du logiciel Quartus Prime


Sur la ligne de commande, tapez la commande suivante :

quartus_sh --platform_install -package <répertoire du projet>/<projet>.par


Une fois le processus terminé, saisissez :

quartus_sh --platform -name <projet>



Note:

* Version ACDS : 16.1.0 Standard


Détails du design

Famille d'appareils

FPGA et FPGA SoC Intel® Arria® 10

Édition Quartus

Intel® Quartus® Prime Standard Edition

Version Quartus

16.1