Vidéo vidéo verrouillée Démo de Genlock (CVG) sur la vidéo du kit de développement Agilex™ 7 FPGA série I

Télécharger

Agilex™ 7 M-Series FPGA and SoC FPGA Support Agilex™ 7 F-Series FPGA and SoC FPGA Support Agilex™ 7 I-Series FPGA and SoC FPGA Support Agilex™ 7 FPGAs and SoC FPGAs Support

794825
2023-12-07
Public

Descriptif

Cette vidéo présente l’utilisation des IP de connectivité vidéo et d’autres cœurs IP de la suite de traitement vidéo et vision Altera® FPGA. Il explique le processus d’utilisation des cœurs IP SDI et vidéo cadencée FPGA pour créer une conception Genlocked personnalisée.

Instructions d’utilisation