FPGA Cyclone® IV EP4CGX50

Caractéristiques techniques

Spécifications d'envoi

Infos essentielles

Configuration E/S

Spécifications du package

Commande et conformité

Commande et spécifications

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23C6N

  • MM# 967189
  • Code de spécification SR60Q
  • Code de commande EP4CGX50CF23C6N
  • Progression A1
  • MDDS - Content ID 702315744110

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27C6

  • MM# 967338
  • Code de spécification SR652
  • Code de commande EP4CGX50DF27C6
  • Progression A1
  • MDDS - Content ID 813821

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23C7

  • MM# 967555
  • Code de spécification SR6BD
  • Code de commande EP4CGX50CF23C7
  • Progression A1
  • MDDS - Content ID 695441

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23C8N

  • MM# 967556
  • Code de spécification SR6BE
  • Code de commande EP4CGX50CF23C8N
  • Progression A1
  • MDDS - Content ID 695568745622

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23I7

  • MM# 967558
  • Code de spécification SR6BG
  • Code de commande EP4CGX50CF23I7
  • Progression A1
  • MDDS - Content ID 702587

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27C6N

  • MM# 967560
  • Code de spécification SR6BJ
  • Code de commande EP4CGX50DF27C6N
  • Progression A1
  • MDDS - Content ID 695632744329

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27C8

  • MM# 971184
  • Code de spécification SR9DT
  • Code de commande EP4CGX50DF27C8
  • Progression A1
  • MDDS - Content ID 813821

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27C8N

  • MM# 971185
  • Code de spécification SR9DU
  • Code de commande EP4CGX50DF27C8N
  • Progression A1
  • MDDS - Content ID 700855746008

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27C7N

  • MM# 971932
  • Code de spécification SRAHV
  • Code de commande EP4CGX50DF27C7N
  • Progression A1
  • MDDS - Content ID 699507744503

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27I7N

  • MM# 971933
  • Code de spécification SRAHW
  • Code de commande EP4CGX50DF27I7N
  • Progression A1
  • MDDS - Content ID 696679746014

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23C7N

  • MM# 972690
  • Code de spécification SRASH
  • Code de commande EP4CGX50CF23C7N
  • Progression A1
  • MDDS - Content ID 702551744168

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27C7

  • MM# 972691
  • Code de spécification SRASJ
  • Code de commande EP4CGX50DF27C7
  • Progression A1
  • MDDS - Content ID 813821

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23C6

  • MM# 973221
  • Code de spécification SRB5X
  • Code de commande EP4CGX50CF23C6
  • Progression A1
  • MDDS - Content ID 696046

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23C8

  • MM# 974445
  • Code de spécification SRCHA
  • Code de commande EP4CGX50CF23C8
  • Progression A1
  • MDDS - Content ID 697750

Cyclone® IV EP4CGX50 FPGA EP4CGX50CF23I7N

  • MM# 974446
  • Code de spécification SRCHB
  • Code de commande EP4CGX50CF23I7N
  • Progression A1
  • MDDS - Content ID 697631746335

Cyclone® IV EP4CGX50 FPGA EP4CGX50DF27I7

  • MM# 974447
  • Code de spécification SRCHC
  • Code de commande EP4CGX50DF27I7
  • Progression A1

Informations de conformité commerciale

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

Informations PCN

SRASH

SR652

SRAHW

SRAHV

SR6BJ

SRCHC

SRCHB

SRCHA

SR6BG

SR6BE

SR6BD

SRASJ

SR60Q

SRB5X

SR9DU

SR9DT

Pilotes et logiciels

Pilotes et logiciels les plus récents

Téléchargements disponibles:
Tous

Nom

Date de lancement

Date à laquelle le produit a été commercialisé pour la première fois.

Lithographie

La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.

Éléments logiques (EL)

Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.

Boucles de structure et d'E/S à phase asservie (PLL)

Les PLL de tissu et d'E/S sont utilisées pour simplifier la conception et la mise en œuvre des réseaux d'horloge dans l'infrastructure Intel® FPGA, ainsi que les réseaux d'horloge associés aux cellules d'E/S dans l'appareil.

Mémoire embarquée maximale

La capacité totale de tous les blocs de mémoire intégrés dans l'infrastructure programmable de l'appareil Intel® FPGA.

Blocs DSP (Digital Signal Processing)

Le bloc de traitement du signal numérique (DSP, Digital Signal Processing) est le composant de base mathématique des appareils Intel® FPGA pris en charge. Il contient des multiplicateurs et des accumulateurs hautes performances permettant de mettre en œuvre diverses fonctions de traitement du signal numérique.

Format DSP (Digital Signal Processing)

Selon la famille d'appareils Intel® FPGA, le bloc DSP prend en charge différents formats tels que la virgule flottante dure, la virgule fixe dure, la multiplication et l'accumulation, et la multiplication uniquement.

Contrôleurs de mémoire matériels

Les contrôleurs de mémoire matériels sont utilisés pour permettre la mise en place de systèmes de mémoire externe hautes performances attachés à Intel® FPGA. Un contrôleur de mémoire matériel permet d'économiser de l'énergie et des ressources FPGA par rapport à un contrôleur de mémoire souple équivalent, et prend en charge un fonctionnement à plus haute fréquence.

Interfaces de mémoire externes (EMIF)

Les protocoles d'interface de mémoire externe pris en charge par l'appareil Intel® FPGA.

Nombre maximal d'E/S utilisateur

Le nombre maximum de broches d'E/S à usage général dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Prise en charge des normes d'E/S

Les normes d'interface d'E/S à usage général prises en charge par l'appareil Intel® FPGA.

Nbre maximal de paires LVDS

Le nombre maximum de paires LVDS qui peuvent être configurées dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible. Reportez-vous à la documentation de l'appareil pour connaître le nombre réel de paires LVDS RX et TX par type de conditionnement.

Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)

Le nombre maximum d'émetteurs-récepteurs NRZ dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Débit de données maximal sans retour à zéro (NRZ)

Le débit maximal de données NRZ qui est pris en charge par les émetteurs-récepteurs NRZ.
† Le débit de données réel peut être inférieur en fonction de la vitesse de l'émetteur-récepteur.

IP matérielle de protocole d'émetteur-récepteur

Propriété intellectuelle matérielle disponible dans l'appareil Intel® FPGA pour prendre en charge les émetteurs-récepteurs série à haute vitesse. La propriété intellectuelle matérielle du protocole de l'émetteur-récepteur permet d'économiser de l'énergie et des ressources FPGA par rapport à la propriété intellectuelle logicielle équivalente, et simplifie la mise en œuvre du protocole série.

Sécurité du flux binaire des FPGA

En fonction de la famille de périphériques Intel® FPGA, plusieurs fonctions de sécurité permettant d'empêcher la copie du flux binaire du client et de détecter les tentatives de piratage de l'appareil pendant son fonctionnement sont disponibles.

Convertisseur analogique-numérique

Le convertisseur analogique-numérique est un convertisseur de données disponible dans certaines familles de périphériques Intel® FPGA.

Options de packages

Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.