FPGA Cyclone® V 5CGTD7

Caractéristiques techniques

Spécifications d'envoi

Infos essentielles

Configuration E/S

Spécifications du package

Infos supplémentaires

Commande et conformité

Commande et spécifications

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5U19A7N

  • MM# 965687
  • Code de spécification SR4RN
  • Code de commande 5CGTFD7C5U19A7N
  • Progression A1
  • MDDS - Content ID 698356746388

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5U19C7N

  • MM# 965688
  • Code de spécification SR4RP
  • Code de commande 5CGTFD7C5U19C7N
  • Progression A1
  • MDDS - Content ID 695125746433

Cyclone® V 5CGTD7 FPGA 5CGTFD7D5F31I7N

  • MM# 965689
  • Code de spécification SR4RQ
  • Code de commande 5CGTFD7D5F31I7N
  • Progression A1
  • MDDS - Content ID 692368746063

Cyclone® V 5CGTD7 FPGA 5CGTFD7D5F27I7N

  • MM# 965958
  • Code de spécification SR4ZK
  • Code de commande 5CGTFD7D5F27I7N
  • Progression A1
  • MDDS - Content ID 693817745301

Cyclone® V 5CGTD7 FPGA 5CGTFD7B5M15I7N

  • MM# 968074
  • Code de spécification SR6S0
  • Code de commande 5CGTFD7B5M15I7N
  • Progression A1
  • MDDS - Content ID 694161

Cyclone® V 5CGTD7 FPGA 5CGTFD7B5M15C7N

  • MM# 968211
  • Code de spécification SR6W0
  • Code de commande 5CGTFD7B5M15C7N
  • Progression A1
  • MDDS - Content ID 701619

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5F23C7N

  • MM# 968212
  • Code de spécification SR6W1
  • Code de commande 5CGTFD7C5F23C7N
  • Progression A1
  • MDDS - Content ID 691970744478

Cyclone® V 5CGTD7 FPGA 5CGTFD7D5F31C7N

  • MM# 968349
  • Code de spécification SR700
  • Code de commande 5CGTFD7D5F31C7N
  • Progression A1
  • MDDS - Content ID 697146744824

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5U19I7N

  • MM# 968904
  • Code de spécification SR7G1
  • Code de commande 5CGTFD7C5U19I7N
  • Progression A1
  • MDDS - Content ID 693328746659

Cyclone® V 5CGTD7 FPGA 5CGTFD7D5F27C7N

  • MM# 968905
  • Code de spécification SR7G2
  • Code de commande 5CGTFD7D5F27C7N
  • Progression A1
  • MDDS - Content ID 698679746122

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5F23I7

  • MM# 970600
  • Code de spécification SR8UF
  • Code de commande 5CGTFD7C5F23I7
  • Progression A1
  • MDDS - Content ID 696912

Cyclone® V 5CGTD7 FPGA 5CGTFD7C5F23I7N

  • MM# 970601
  • Code de spécification SR8UG
  • Code de commande 5CGTFD7C5F23I7N
  • Progression A1
  • MDDS - Content ID 696072744699

Cyclone® V 5CGTD7 FPGA 5CGTFD7D5F27I7

  • MM# 970602
  • Code de spécification SR8UH
  • Code de commande 5CGTFD7D5F27I7
  • Progression A1
  • MDDS - Content ID 692110

Informations de conformité commerciale

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

Informations PCN

SR4RQ

SR6S0

SR4RP

SR4RN

SR6W1

SR6W0

SR700

SR4ZK

SR7G2

SR7G1

SR8UH

SR8UG

SR8UF

Pilotes et logiciels

Pilotes et logiciels les plus récents

Téléchargements disponibles:
Tous

Nom

Date de lancement

Date à laquelle le produit a été commercialisé pour la première fois.

Lithographie

La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.

Éléments logiques (EL)

Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.

Modules logiques adaptatifs (ALM)

Le module logique adaptatif (ALM, Adaptive Logic Module) est le composant de base logique des appareils Intel® FPGA pris en charge. Il est conçu pour optimiser les performances et l'utilisation. Chaque ALM a plusieurs modes de fonctionnement différents, et peut mettre en œuvre une variété de fonctions logiques combinatoires et séquentielles différentes.

Registres du module logique adaptatif (ALM)

Les registres ALM sont les bits de registre (bascules) qui sont contenus dans les ALM et sont utilisés pour mettre en œuvre une logique séquentielle.

Boucles de structure et d'E/S à phase asservie (PLL)

Les PLL de tissu et d'E/S sont utilisées pour simplifier la conception et la mise en œuvre des réseaux d'horloge dans l'infrastructure Intel® FPGA, ainsi que les réseaux d'horloge associés aux cellules d'E/S dans l'appareil.

Mémoire embarquée maximale

La capacité totale de tous les blocs de mémoire intégrés dans l'infrastructure programmable de l'appareil Intel® FPGA.

Blocs DSP (Digital Signal Processing)

Le bloc de traitement du signal numérique (DSP, Digital Signal Processing) est le composant de base mathématique des appareils Intel® FPGA pris en charge. Il contient des multiplicateurs et des accumulateurs hautes performances permettant de mettre en œuvre diverses fonctions de traitement du signal numérique.

Format DSP (Digital Signal Processing)

Selon la famille d'appareils Intel® FPGA, le bloc DSP prend en charge différents formats tels que la virgule flottante dure, la virgule fixe dure, la multiplication et l'accumulation, et la multiplication uniquement.

Contrôleurs de mémoire matériels

Les contrôleurs de mémoire matériels sont utilisés pour permettre la mise en place de systèmes de mémoire externe hautes performances attachés à Intel® FPGA. Un contrôleur de mémoire matériel permet d'économiser de l'énergie et des ressources FPGA par rapport à un contrôleur de mémoire souple équivalent, et prend en charge un fonctionnement à plus haute fréquence.

Interfaces de mémoire externes (EMIF)

Les protocoles d'interface de mémoire externe pris en charge par l'appareil Intel® FPGA.

Nombre maximal d'E/S utilisateur

Le nombre maximum de broches d'E/S à usage général dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Prise en charge des normes d'E/S

Les normes d'interface d'E/S à usage général prises en charge par l'appareil Intel® FPGA.

Nbre maximal de paires LVDS

Le nombre maximum de paires LVDS qui peuvent être configurées dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible. Reportez-vous à la documentation de l'appareil pour connaître le nombre réel de paires LVDS RX et TX par type de conditionnement.

Nombre maximal d'émetteurs-récepteurs sans retour à zéro (NRZ, Non-Return to Zero)

Le nombre maximum d'émetteurs-récepteurs NRZ dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Débit de données maximal sans retour à zéro (NRZ)

Le débit maximal de données NRZ qui est pris en charge par les émetteurs-récepteurs NRZ.
† Le débit de données réel peut être inférieur en fonction de la vitesse de l'émetteur-récepteur.

IP matérielle de protocole d'émetteur-récepteur

Propriété intellectuelle matérielle disponible dans l'appareil Intel® FPGA pour prendre en charge les émetteurs-récepteurs série à haute vitesse. La propriété intellectuelle matérielle du protocole de l'émetteur-récepteur permet d'économiser de l'énergie et des ressources FPGA par rapport à la propriété intellectuelle logicielle équivalente, et simplifie la mise en œuvre du protocole série.

Sécurité du flux binaire des FPGA

En fonction de la famille de périphériques Intel® FPGA, plusieurs fonctions de sécurité permettant d'empêcher la copie du flux binaire du client et de détecter les tentatives de piratage de l'appareil pendant son fonctionnement sont disponibles.

Convertisseur analogique-numérique

Le convertisseur analogique-numérique est un convertisseur de données disponible dans certaines familles de périphériques Intel® FPGA.

Options de packages

Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.