FPGA Intel® Cyclone® 10 10CL080

Caractéristiques techniques

Spécifications d'envoi

Infos essentielles

Configuration E/S

Spécifications du package

Infos supplémentaires

Commande et conformité

Commande et spécifications

Intel® Cyclone® 10 10CL080 FPGA 10CL080YU484C6G

  • MM# 965473
  • Code de spécification SR4KJ
  • Code de commande 10CL080YU484C6G
  • Progression A1
  • MDDS - Content ID 700946

Intel® Cyclone® 10 10CL080 FPGA 10CL080YU484I7G

  • MM# 967119
  • Code de spécification SR5YT
  • Code de commande 10CL080YU484I7G
  • Progression A1
  • MDDS - Content ID 693077744263

Intel® Cyclone® 10 10CL080 FPGA 10CL080YF780C6G

  • MM# 968090
  • Code de spécification SR6SG
  • Code de commande 10CL080YF780C6G
  • Progression A1
  • MDDS - Content ID 696237

Intel® Cyclone® 10 10CL080 FPGA 10CL080YF780C8G

  • MM# 968091
  • Code de spécification SR6SH
  • Code de commande 10CL080YF780C8G
  • Progression A1
  • MDDS - Content ID 702777744940

Intel® Cyclone® 10 10CL080 FPGA 10CL080YF780I7G

  • MM# 968804
  • Code de spécification SR7D4
  • Code de commande 10CL080YF780I7G
  • Progression A1
  • MDDS - Content ID 699555744078

Intel® Cyclone® 10 10CL080 FPGA 10CL080YU484C8G

  • MM# 968805
  • Code de spécification SR7D5
  • Code de commande 10CL080YU484C8G
  • Progression A1
  • MDDS - Content ID 695283746802

Intel® Cyclone® 10 10CL080 FPGA 10CL080ZF780I8G

  • MM# 973654
  • Code de spécification SRBJR
  • Code de commande 10CL080ZF780I8G
  • Progression A1
  • MDDS - Content ID 695297

Intel® Cyclone® 10 10CL080 FPGA 10CL080ZU484I8G

  • MM# 973655
  • Code de spécification SRBJS
  • Code de commande 10CL080ZU484I8G
  • Progression A1
  • MDDS - Content ID 695270

Intel® Cyclone® 10 10CL080 FPGA 10CL080YU484A7G

  • MM# 999A2J
  • Code de spécification SRF4Y
  • Code de commande 10CL080YU484A7G
  • Progression A1
  • MDDS - Content ID 695958746082

Informations de conformité commerciale

  • ECCN 3A991
  • CCATS NA
  • US HTS 8542390001

Informations PCN

SR4KJ

SR5YT

SR6SH

SRBJS

SRF4Y

SR6SG

SRBJR

SR7D5

SR7D4

Pilotes et logiciels

Pilotes et logiciels les plus récents

Téléchargements disponibles:
Tous

Nom

Date de lancement

Date à laquelle le produit a été commercialisé pour la première fois.

Lithographie

La lithographie fait référence à la technologie de gravure utilisée pour fabriquer un circuit intégré et exprimée en nanomètres (nm). Elle indique la taille des fonctions intégrées sur le semi-conducteur.

Éléments logiques (EL)

Les éléments logiques (EL) sont les plus petites unités de logique de l'architecture Intel® FPGA. Les EL sont compacts et fournissent des fonctionnalités avancées avec une utilisation efficace de la logique.

Boucles de structure et d'E/S à phase asservie (PLL)

Les PLL de tissu et d'E/S sont utilisées pour simplifier la conception et la mise en œuvre des réseaux d'horloge dans l'infrastructure Intel® FPGA, ainsi que les réseaux d'horloge associés aux cellules d'E/S dans l'appareil.

Mémoire embarquée maximale

La capacité totale de tous les blocs de mémoire intégrés dans l'infrastructure programmable de l'appareil Intel® FPGA.

Blocs DSP (Digital Signal Processing)

Le bloc de traitement du signal numérique (DSP, Digital Signal Processing) est le composant de base mathématique des appareils Intel® FPGA pris en charge. Il contient des multiplicateurs et des accumulateurs hautes performances permettant de mettre en œuvre diverses fonctions de traitement du signal numérique.

Format DSP (Digital Signal Processing)

Selon la famille d'appareils Intel® FPGA, le bloc DSP prend en charge différents formats tels que la virgule flottante dure, la virgule fixe dure, la multiplication et l'accumulation, et la multiplication uniquement.

Nombre maximal d'E/S utilisateur

Le nombre maximum de broches d'E/S à usage général dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible.
† Le nombre réel peut être inférieur en fonction du conditionnement.

Prise en charge des normes d'E/S

Les normes d'interface d'E/S à usage général prises en charge par l'appareil Intel® FPGA.

Nbre maximal de paires LVDS

Le nombre maximum de paires LVDS qui peuvent être configurées dans l'appareil Intel® FPGA, dans le plus grand conditionnement disponible. Reportez-vous à la documentation de l'appareil pour connaître le nombre réel de paires LVDS RX et TX par type de conditionnement.

Options de packages

Les appareils Intel® FPGA sont disponibles dans différentes tailles de conditionnement, avec différents nombres d'E/S et d'émetteurs-récepteurs, pour répondre aux besoins des systèmes des clients.